"龙腾R"微处理器分支处理单元的研究与设计

"龙腾R"是西北工业大学自主研制的32位高性能微处理器.该处理器的分支处理单元(BPU)能有效降低控制相关带来的延迟.通过分析已有的分支方向预测算法和分支目标地址预测策略,在分支处理单元总体约束下,合理分配分支方向预测和目标地址预测的实现代价,提出了一种基于混合分支预测器和经过改进的目标地址缓冲(grB)结构的分支处理单元结构.该结构不仅比传统的由gshare分支方向预测器构成的分支处理单元预测准确率平均高出1%～2%,并具有面积小、功耗低的特点.     

支持短向量的32位快速加法器设计

研究和设计了一种面向多媒体应用的32位短向量快速加法器,该加法器以SK型并行前缀加法器为基础,通过有效控制进位链,实现了同时执行4个基于字节的加法,或者2个基于半字的加法,或者1个基于字的加法,或者1个基于单精度浮点数的比较运算.综合结果表明,此设计方法同传统的设计方法相比,电路面积接近,时序提高了10%,总体性能较优.     

WFQ权重比较电路的设计

讨论了一种基于前导零的WFQ权重比较电路的设计,主要描述了逻辑电路的设计方法、仿真和综合等.和传统的设计方法相比,基于前导零方法的设计不仅具有速度的优势,而且在电路的硬件资源消耗方面也具有较好的表现.     

一种兼容微处理器指令译码单元的优化设计

针对与X86微处理器兼容的32位微处理器，研究设计了一种指令译码器。X86指令集结构复杂，串行译码方式实现简单，效率不高。本文在没有更改处理器体系结构的基础之上，把译码过程分成两个步骤，用多个译码部件实现并行译码．并简要证明方案的可行性。最后用VHDL硬件描述语言实现了设计思想，能够单拍译出一条不带前缀的指令，提高了译码效率。     

一种在电路SOC验证接口设计方法研究

SoC已经成为嵌入式系统设计中的关键器件,验证又是SoC设计的关键环节,占用SoC设计过程中60%以上的时间.专用测试设备及JTAG接口等主流SoC验证手段不便于SoC在系统联调时的验证.本文介绍了一种在电路SoC验证接口的设计方法,这种验证方法弥补了主流SoC验证方法在系统验证的不足,提高了SoC验证的效率.     

BIOS的设计与实现

文章详细阐述了BIOS的基本组成框架,提出了一个适合于检测工控机硬件的BIOS上电自检流程,并就设计中的几个关键性问题:正确性,兼容性和可移植性,以及压缩算法等进行了分析,最后整个BIOS在西北工业大学航空微电子中心自主研发的龙腾S1系统(PC104兼容)平台上进行了严格的验证.     

8254的Verilog实现和FPGA验证

用verilog硬件描述语言实现了定时/计数器8254的RTL模型,该模型与标准8254功能时序完全相同,可作为一个IP核嵌入SOC系统。在此基础上,提出了一种FPGA单模块验证方法——ROM施加激励法,并在Altera Stratix EP1S80上予以实现,对上述8254IP核进行了全面的功能和时序验证。     

面向视频监控的TLD改进目标跟踪算法研究

目前智能视频监控对视频目标跟踪算法的实时性、准确性和鲁棒性都提出了很高的要求,而已有算法无法完全满足应用需求。在TLD（Tracking Learning Detector）框架下,提出一种基于视觉背景提取（Visual Background extractor,ViBe）的前景分类算法,提高了TLD算法检测目标的速度;用核相关滤波器（Kernelized Correlation Filters,KCF）实现了TLD框架中的跟踪器,提高了算法的精度及鲁棒性。采用OTB-2013评估基准中针对视频监控的视频序列进行测试,并与其他4种具有代表性跟踪算法进行了对比。测试结果表明：该算法的鲁棒性和准确性均优于对比算法,处理速度可达到40帧/s;相比于标准TLD算法,跟踪距离精度提高了1.52倍,成功率提高了1.2倍;相比于KCF算法,虽然跟踪速度有所下降,但跟踪距离精度提高了2.7倍,成功率提高了2.04倍。     

32位双发射双流水线结构RISC微处理器设计

"龙腾R2"是西北工业大学自主研制的32位嵌入式RISC微处理器,与IBM公司的Power-PC750处理器pin-to-pin兼容。综合考虑面积、功耗、实时响应以及性能要求等因素,文章提出了一种应用于嵌入式处理器微架构设计的双发射双流水线结构。该结构的核心思想是在指令流水线前端处理阶段动态检测相邻指令的先后依赖关系,预先完成双发射判断。文中首先介绍了"龙腾R2"的微体系架构,然后重点讨论了基于双发射双流水结构的指令调度策略、相邻指令耦合关系、双发射下的相关处理以及精确异常考虑等。采用M ibench基准程序完成了性能评测,综合分析结果显示,该结构对算术计算类程序流加速明显,并且电路结构清晰,易于设计验证,同时发现优化存储系统结构是提升该处理器性能的关键。文章最后对"龙腾R2"的可测试性设计以及硅物理设计等关键技术进行了论述。"龙腾R2"已流片成功,整个处理器采用SMIC 180nm CMOS工艺,芯片面积5.9 mm×6.7 mm,核心频率266 MHz,CBGA360封装。     

网络处理器自适应负载均衡调度机制*

对TLDP结构网络处理器的线程调度问题展开讨论,设计并用硬连线实现了TLPD结构的微引擎间自适应负载均衡线程调度机制。它根据TLDP结构内部各个微引擎的实时负载状态和历史信息自动调整活动微引擎的数量,然后在被选择的活动微引擎集合上实现微引擎间的动态负载均衡,最大程度地提高了TLDP结构网络处理器的分组吞吐率。通过对TLDP结构的RTL级模型仿真说明,该机制能有效地实现微引擎间的实时负载均衡。