片上网络:一种新兴的片上系统设计方法

本文主要探讨了片上网络目前的发展状况和趋势,对比其他网络总结了片上网络的优缺点,并着重分析了片上网络的拓扑结构、通信方式。     

嵌入式微处理器中断控制单元的设计

文章详细分析了嵌入式微处理器中的中断控制机制。对于可以设置是沿有效或电平有效的中断请求的接收提出了三种方案并比较了它们的优缺点。然后根据该处理器的要求给出了产生到微程序控制器的中断请求的算法,最后给出了键保护模式下中断响应中硬件处理流程。     

32位微处理器总线接口部件的设计

由于微处理器和存储器两者之间速度的差异性，存储系统已经成为提高微处理器性能的一个瓶颈。同时，系统总线的开销在整个访存延迟中占有相当大的比重。因而，设计一个高效的总线接口对于提高微处理器的性能是非常重要的。文中在32位微处理器ARS03总线接口部件的设计中，使用Load／Store缓冲模型和流水、乱序执行的地址、数据总线等方法来提高其效率，采用M／M／1／K排队论模型确定了缓存队列的长度。实际应用程序仿真结果表明，总线接口的设计是高效的，去掉使用的优化方法会使ARS03的执行时间平均增加21．6％。     

一种DSP的快速上下文切换机制*

针对嵌入式系统实时控制和信号处理的需求,建立了一种基于DSP架构的快速上下文切换机制,为实时处理提供了有力支持。机制采用两条独立的总线,分别用来传送地址和数据信息,实现地址和数据信息的并行传输,增加了上下文保存和恢复的带宽;同时应用影子寄存器与通用寄存器之间的切换,有效减少了对存储器的访问;引入对上下文的延后保存和提前恢复操作,解决了任务或中断嵌套调用时的低效问题,显著地提高了上下文切换的速度。     

1394链路层控制器等时传输模式的设计

针对IEEE1394串行总线的链路层,完成了链路控制器等时传输模式的设计与实现;首先,在分析IEEE1394链路层功能的基础上,设计了等时传输模式链路控制器的总体结构以及等时传输的过程;其次,进行了模块划分,完成了先进先出存储器(FIFO)、接收器,循环计时器,循环监视器的逻辑设计方案;最后采用硬件描述语言对设计进行了可综合描述,并采用软件仿真和FPGA原形系统调试进行了功能验证,结果表明链路控制器运行稳定,可以高速地完成数据传输。     

单片多处理器的研究*

单片多处理器结构支持较高线程级的并行,能显著提高性能.介绍了单片多处理器的结构,对一些结构模型和实际的商用处理器进行举例,并对关键技术进行了研究分析.     

嵌入式微处理器与协处理器同步的设计

微处理器与协处理器之间的同步问题是微处理器和协处理器协调一致工作的基础，文中结合机载嵌入式16位的微处理器NCS286／协处理器NCS287系统的设计，提出了应用微程序实现微处理器／协处理器在指令级的同步，通过布局布线验证了应用微程序实现指令级同步的正确性与有效性。     

TFT液晶驱动芯片内置GRAM的访问控制

详细介绍了手机用TFT彩色液晶显示驱动控制芯片内置GRAM的访问管理与地址控制，以及GRAM访问控制模块如何实现手机窗口显示以及动态图片数据高速写入等功能，并在此基础上给出了各功能的实现方案和电路设计，同时解决了GRAM访问时序冲突问题。     

CMT结构资源共享问题及争用缓解机制研究

在CMT处理器结构及主要共享资源的基础上,首先阐述了资源争用对系统性能下降的影响,然后介绍了流水线资源和Cache资源争用问题的研究进展,并对Cache资源共享模型及划分机制进行详细的讨论,同时介绍了旨在减少资源争用的线程协同调度机制,探讨了可能的研究发展方向。     

一种高效预取机制的设计与实现

文章结合NCS处理器的设计,提出了一种预取控制模型,该模型充分利用多相时钟的配合完成了指令和预取,有效的消除了处理器的访内瓶颈,通过测试程序的运行,证明该模型是有效的;还讨论了该模型的具体电路实现,这对于研制我国具有独立自主版权的处理器具有重要意义。