可编程外设接口IP的设计

介绍的8位可编程外设接口(PPI)IP的设计，就在概要介绍该PPI基本功能的基础上，详细描述了该PPI电路的控制通路和数据通路设计，电路的功能仿真，综合，以及验证等过程．设计的后仿真波形以及FPGA验证结果表明，该IP核能满足Intel8155H和8255A芯片的功能和时序要求，而且可以根据应用需求进行载剪，方便的用于所需的系统设计中。     

面向混合量化CNNs的可重构处理器设计

为了解决已有卷积神经网络(convolution neural networks, CNNs)加速器,因无法适应混合量化CNN模型的计算模式和访存特性而引起加速器效率低的问题,设计了可适应混合量化模型的可重构计算单元、弹性片上缓存单元和宏数据流指令集。其中,采用了可根据CNN模型结构的重构多核结构以提高计算资源利用率,采用弹性存储结构以及基于Tile的动态缓存划分策略以提高片上数据复用率,采用可有效表达混合精度CNN模型计算和可重构处理器特性的宏数据流指令集以降低映射策略的复杂度。在Ultra96-V2平台上实现VGG-16和ResNet-50的计算性能达到216.6和214 GOPS,计算效率达到0.63和0.64 GOPS/DSP。同时,在ZCU102平台上实现ResNet-50的计算性能可达931.8 GOPS,计算效率可达0.40 GOPS/DSP,相较于其他类似CNN加速器,计算性能和计算效率分别提高了55.4%和100%。     

C-RAN预处理单元设计与实现

利用FPGA（现场可编程门阵列）实现基于LTE（Long Term Evolution,长期演进）协议C-RAN（云无线接入网络）体系架构中的前端预处理单元来加速CRAN系统的处理速度。软件层运行在基带信号处理单元池中,并且和FPGA前端预处理单元协同完成基带信号处理的整个过程。其中FPGA前端预处理单元集成了丰富的接口资源,包括PCIE、10 Gb/s以太网口、CPRI（通用公共无线接口）接口,将传统的移动通信和高速数据处理单元有效连接起来。预处理单元通过完成基带处理中的关键算法来减轻服务器处理的压力。与此同时在预处理单元内完成循环前缀的去除和有效子载波数据的筛选,降低了系统的IO吞吐量。预处理单元已经完成了仿真与验证。     

RSA高速模乘单元的设计

论文分析了Montgomery算法,利用迭代加法之间的并行性提出了一种流水并行工作的硬件模乘结构。该结构具有时钟频率高,模幂运算时间短的优点,适合于RSA的模幂运算,可以极大提高RSA加密运算的效率,同时其体系结构适合于高阶Montgomery算法的实现。FPGA实现的结果表明,512位的高速模乘单元工作频率74.27MHZ;1024位的高速模乘单元工作频率73.94MHZ。模乘单元的面积与位宽成正比,而工作频率基本不变。基于此结构,512位的RSA运算时间为1.78ms,1024位的RSA运算时间为7.08ms。     

嵌入式SoC中键盘控制器的设计与实现

“龙腾”S1是以工业控制应用为背景的高性能嵌入式SoC，键盘控制器为其整个键盘系统提供硬件基础。本文详细分析了键盘系统的工作机制，给出了一种键盘控制器的设计结构和控制时序，通过优化某些具体电路增加设计的可重用性和可验证性。最后经过FPGA验证，证明该设计完全支持通用的PS／2键盘，在时序和功能上满足了设计要求。     

支持多机环境的片上Cache的设计与实现

Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下，共享数据在多个处理器的片上Cache中分布，Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器“龙腾R2”的Cache的设计和实现和支持多机环境的Cache一致性实现方法，并给出了实现的结果。     

32位RISC中存储管理单元的设计

多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。     

一种基于有限域求逆的S-Box实现算法

S-Box是AES密码算法硬件实现的关键，目前主要有两种实现方法：一种是基于查找表，一种是基于有限域求逆。文章首先经过数学变换将有限域GF（2^8）上的元素映射到有限域GF（2^4）^2上，并把GF（2^4）^2上的一个元素变换为GF（2^4）上的两个元素的线性运算。在此基础上，把GF（2^8）上的求逆问题转化为GF（2^4）上的求逆，从而提出了一种基于有限域求逆的低硬件开销的S-Box实现算法。该算法和查找表实现相比，面积减少了57％，适用于诸如智能卡、移动设备等对面积要求比较严格的场合。     

微处理器浮点IP核集成设计

探讨了一个可靠性高，通讯代价低的浮点IP集成方案。浮点运算IPFXU采用80bit扩展精度,支持i960mc的浮点指令集。为了在兼容X86指令集的32bit处理器系统中，实现IP核的集成，精心设计了耦合单元（FIU），以完成数据请求的拆分，指令匹配，数据的打包、卸包和处理器的同步控制。     

支持IA-32保护模式的存储管理单元的设计与实现

研究支持IA-32保护模式的存储管理单元的设计，并在龙腾C2微处理器中实现了该存储管理单元。分析了段页式存储管理单元的地址变化机制和IA-32保护模式下的存储保护机制，详细讨论了存储管理单元的分段单元和分页单元的设计。以及存储管理单元在流水线中的控制机制，并就存储管理单元的关键路径进行了结构优化。仿真验证和综合的结果表明．该存储管理单元的设计满足龙腾C2微处理器的功能和性能要求。