同时多线程结构的线程预构

同时多线程结构中,多个线程共享一个取指单元。要选择最合适的取指线程,需要在调度策略里综合考虑流水线反馈条件或者预测流水线行为,这是非常困难的。提出了线程预构的概念,把线程取指调度分解为线程预构调度和就绪线程取指调度,分别解决错误路径取指问题和指令队列阻塞问题。提出了线程缓冲的链表结构,实现了线程预构的概念,与国际公认的基准SMT结构相比,IPC平均提高9.39%。     

基于LSSD的Cache电路的扫描测试设计

在扫描测试设计时,因电路行为的不同需采用不同的扫描单元,LSSD(level-sensitive scan design)正是一种非常适合于电平敏感型电路的扫描单元,但在时钟控制相对复杂的电路中仅采用标准LSSD单元来完成整个扫描测试设计是不够的.在经过对LSSD扫描测试原理进行深入研究后,结合某32位RISC CPU中的Cache电路的行为特点,对标准LSSD扫描单元做了重新设计,并获得了较高的测试覆盖率和故障覆盖率.     

卷积神经网络SIP微系统实现

近年来,微电子技术进入到纳电子/集成微系统时代,SIP(System in Package)和SOC(System on Chip)是微系统实现的两种重要技术途径;基于神经网络的深度学习技术在图形图像、计算机视觉和目标识别等方面得以广泛应用.卷积神经网络的深度学习技术在嵌入式平台的小型化、微型化是一项重要研究领域.如何...     

H.264片上高速可变长解码器设计

可变字长编解码是H.264标准中的一项重要技术,本文设计了一种基于H.264标准的高速可变字长解码器.设计上采用自顶向下的设计方法,首先进行系统结构设计,根据码流特点进行硬件结构划分,尽可能多地进行并行解码,采用桶形移位器.并用C语言设计了系统模型,由C模型为RTL的仿真提供测试向量,在设计的各个阶段都进行了仿真,以保证每个阶段设计的正确性.该模块已通过FPGA验证,并用0.18 μm 的SMIC工艺库进行DC综合,电路规模约1.4万门左右,最高频率可以达到200 MHz,可对H.264高清码流进行实时解码.     

基于FPGA的视频信号发生卡的设计与实现

详细介绍了一种基于FPGA的视频信号发生卡的设计方案与实现,为了对待测设备中的视频通道切换开关进行检测,首先在个人计算机上将BMP格式的图像转换成YUV格式数据,然后在FPGA芯片的控制下将数据通过USB接口传送到视频信号发生卡的存储器中;FPGA芯片通过I2C总线对数字视频编码芯片SAA7121H进行初始化,并根据不同的通道选择命令将存储器中不同图像的数据送到视频编码苾片进行转换,然后在指定的视频通道输出,这样,视频开关选择不同的通道时就能看到不同的图像;采用该方案后,根据不同的通道选择指令,在被测试设备上看到了不同的视频图像,很好地完成了设计任务.     

i960微处理器性能模型设计

本文讨论了系统性能模型在体系结构设计中的作用,研究了高性能微处理器的性能仿真模型设计技术。系统是基于i960KA指令集,以超标量流水线技术为基础,取代i960KA的原有的5级流水线,采有高层次硬件描述语言实现。     

一种宽范围全桥移相ZVS电源

在全桥移相拓扑的基础上引入辅助支路,设计出零电压ZVS变换器,通过输入直流调压实现变换器50~500V宽范围可调输出。详细分析了系统工作原理及软开关和直流调压方案,设计了系统主要参数,最后给出移相及驱动脉冲波形。     

边界扫描单元结构的设计与实现

本文在边界扫描原理的基础上,对几种边界扫描单元(输入,输出,三态输出,双向)的结构做了设计和实现。     

工控系统平台串行通信接口的设计与实现

提出了一种基于状态机且内部带有16字节缓冲FIFO的异步串行通信接口的设计思路和实现方法。     

32位RISC处理器中可配置乘法器的设计

“ENOD”是某公司2006年设计的一款32位嵌入式RISC微处理器。其中的硬件乘法器位于设计的关键时序路径上，为优化乘法器的时序和提高其灵活性，采用Radix4-Booth算法，设计了单周期、流水线和多周期3种乘法器结构，在Modelsim中进行了功能仿真和时序仿真。采用中芯国际0．18μm的标准单元库将它们分别在DC中综合后，从功能、面积、速度等方面对这3种乘法器结构做了定量分析，指出了它们各自的优缺点及应用场合。在“ENOD”的应用中，根据具体的应用通过设置参数选择最合适的乘法器结构，灵活性好，性能/面积比高。