基于FPGA的USB设备控制器设计

嵌入式系统向小型化和低功耗的方向发展要求减小板级设计的面积提高速率。基于嵌入式系统日益增长的规模和性能以及高速USB协议的要求,对USB设备控制器的系统进行相关模块的划分并利用Verilog硬件描述语言设计出高速USB接口IP核。经过仿真验证,该IP核符合高速USB协议的要求,满足系统对USB接口数据的传输需求。     

嵌入式高速USB设备接口结构设计

高速度、高可靠性、低功耗的串行系统总线是航天通信领域进一步发展必须解决的一个关键问题.简要地介绍了USB 2.0通信协议的基本原理、系统结构和数据传输,并以此为基础给出具有高可靠性的USB通信系统框架结构.并在此基础上提出具体的方案,经试验此USB设备接口可满足通信的性能要求.     

嵌入式并行图象匹配计算机

图象匹配在许多科技领域中具有非常重要的作有，尽可能地提高图象匹配的实时性一直是工程技术人员研究的重点课题，因此，我们开发了双TMS320C6201并行图象匹配计算机。     

多通道实时CAN总线模拟器设计

为了满足CAN总线在实际通信应用中高实时性和高可靠性的要求,通过对CAN总线通信协议的研究,提出并设计一种由单片机负责控制的多通道实时CAN总线模拟器的设计方案。该方案在硬件设计上以可编程逻辑技术为基础,采用复杂可编程逻辑器件（CPLD）,结合硬件描述语言VHDL,实现了单片机与CAN控制器之间逻辑控制单元的设计。通过在Xilinx ISE平台下对该程序进行编译和综合,在Modelsim环境下进行仿真测试,证实了该方案的可行性。通过实际工程的验证和使用结果表明,该设计方案满足实际通信的要求。着重阐述整个系统的设计过程,并给出了关键技术的设计思路与重要部分代码。     

ADSP TS201链路口通信的FPGA实现

AD公司的TS201 DSP系列可通过其特有的链路口实现高速通信,为使不具备此接口的设备也能与TS201进行链路通讯,采用FPGA实现数据在链路口与其他并行接口之间的传输,即128位并行模式和4位通信模式之间的转换.设计选用Xilinx公司的Virtex4系列的FPGA,它具有低功耗差分(LVDS)模式,双倍数据速率(DDR)寄存器以及嵌入式先进先出(FIFO)存储器等功能,更适合于此设计.在ISE和Modelsim等辅助工具的帮助下,使用VHDL语言编程,分析和优化整个设计,最终完成设计.可实现接收链路时钟频率为500 MHz,发送链路时钟频率为400 MHz.     

基于Delphi的串口通信程序设计方法

概述了串口通信在现代科技领域中的重要地位,介绍了Delphi作为一种面向对象的可视化的高级编程语言在串口通信编程中的优缺点。分析归纳了利用Delphi语言编写串口通信程序的四种方法并且简单阐述了SPCOMM在Delphi环境中作为通信控件的一些属性、方法、函数和事件。最后以实践中编写的一个惯导计算机人机交互测试程序为实例,给出了在Delphi环境中利用SPCOMM控件实现串口通信时所遇到一些常见问题的解决方法、编写串口通信程序的大体框架结构和部分代码。     

一种基于FPGA实现的高速缓存设计

为了解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器的处理速度有限的矛盾,保证数据不丢失并提高处理器的数据吞吐率,文中提出一种基于FPGA(现场可编程门阵列)实现的最优FIFO(先入先出存储器)结构设计,它可以成倍提高数据流通速率,增加嵌入式系统的实时性。     

基于CPCI的1553B总线通信模块的设计与实现

提出一种基于CPCI总线的1553B通信功能模块的硬件设计实现方法,其中控制逻辑在FPGA中编程实现。首先介绍CPCI总线、1553B总线。接着描述硬件系统设计实现方法及本设计中所采用的CPCI协议接口芯片PCI9030,1553B协议接口芯片BU-61580等芯片的接口信号及控制寄存器。最后,给出PCI9030,XC3S400和BU-61580接口芯片实现接口的硬件原理图。     

AD10242型双通道高速ADC及其应用

AD10242型电路是美国 ADI 公司推出的高速模/数转换器(ADC)。采样速率高达每秒40MHz,是一种高速度、高性能、低功耗的12位双通道模/数转换器。采用±5.0V电源供电,其输入信号既可以是双极性也可以是单极性。片内带有跟踪/保持放大器(T/H)、基准电源和输出缓冲器。芯片内的2个通道完全独立,均有各自的译码和模拟输入,每个通道均用激光修正增益和偏移匹配,可保证2通道间串扰优于80dB。该电路无疑是小体积、高速、高集成度嵌入式处理系统的理想选择。1 AD10242内核介绍AD10242中的每一通道内均集成了3个单片器件 AD9632、OP279、AD90…     

三线制同步串行通信控制器接口设计

为解决没有三线制同步串口的微处理器与外围串行设备通信困难的问题,通过研究三线制同步串行通信的机理,首先构建基于传统设计所实现的硬件电路接口,然后利用可编程逻辑器件PLD,设计基于CPLD/FPGA的三线制同步串行通信控制嚣通用接口.通过对各功能模块的详细介绍,实现硬件电路的小型化和灵活移植性,减小了整个系统的体积和功耗.经实际项目使用,结果表明基于该接口结构实现了微处理器与外围串行设备间的三线制同步串行通信的功能.