一种低功耗12位30 MHz流水线A/D转换器

设计了一种12位30 MHz 1.8 V流水线结构A/D转换器,该A/D转换器采用相邻级运算放大器共享技术和逐级电容缩减技术,其优点是可以大大减小芯片的功耗和面积.电路采用级联一个高性能前置采样保持单元和五个运放共享的1.5位/级MDAC,并采用栅压自举开关和动态比较器来降低功耗.结果显示,该ADC能够工作在欠采样情况下,有效输入带宽达到50 MHz.在输入频率达到奈奎斯特频率范围内,整个ADC的有效位数始终高于10.4位.电路使用TSMC 0.18 μm 1P6M CMOS工艺,在30 MHz全速采样频率下,电路功耗仅为68 mW.     

纳米级CMOS电路的漏电流及其降低技术

随着CMOS工艺的进一步发展，漏电流在深亚微米CMOS电路的功耗中变得越来越重要。因此，分析和建模漏电流的各种不同组成部分对降低漏电流功耗非常重要，特别是在低功耗应用中。本文分析了纳米级CMOS电路的各种漏电流组成机制并提出了相应的降低技术。     

开关电容∑△调制器的行为级建模

在MATLAB的SIMULINK环境下，给出了一套开关电容∑△调制器的时域行为级模型。该模型考虑了SC∑△调制器大部分的非线性效应，譬如：时钟抖动、热噪声以及运放的一些限制参数（转换速率、有限DC增益、有限带宽等）。最后给出二阶低通∑△调制器的模拟结果。     

一种低电压无死区鉴频鉴相器

提出了一种高性能低电压无死区鉴频鉴相器（PFD）电路，并通过时钟分析优化其设计参数。阐述了恢复时间对PFD电路最大工作频率的影响以及降低PFD恢复时间的设计方法，仿真结果同理论极为相符。     

一种用于LCD源驱动芯片的数模转换电路设计

在LCD源驱动芯片设计中,为了将输入的数字信号转换成对应的灰阶电压,送到输出缓冲进行输出,需要一个数模转换电路.利用P.E.Allen在书中提到的电阻分压式D/A转换器结构,设计一种用于LCD源驱动芯片的6位数模转换电路.文中采用TSMC 0.25 μm CMOS工艺参数,用Cadence的spectre仿真器对电路进行仿真.电源电压为8 V,仿真的结果与理论上的数模转换电路传输特性基本吻合.     

开关电源PFC控制芯片电路和应用分析

单相PFC已进入实用阶段,在中小功率单相有源功率因数补偿控制芯片中,UC3854最具代表性。详细分析了功率因数校正原理和常用的因数校正芯片UC3854内部结构电路,利用其设计出了一种稳定的600W单相整流PFC开关电源,具有高功率因数、高效率、低谐波、低噪声的优点。并介绍分析了设计电路以及实验测试结果。     

从特征尺寸的缩小看光刻技术的发展

从特征尺寸不断缩小变化的角度阐述了近代光刻技术发展的历程。指出90nm节点的主流光刻技术是193nmArF光刻;193nm浸入式光刻技术作为65nm和45nm节点的首选光刻技术,如果配合二次曝光技术,还可以扩展到32nm节点的应用,但成本会增加;如果特征尺寸缩小到22nm和16nm节点,EUV光刻、无掩模光刻以及纳米压印光刻等将成为未来发展的重要研究方向。在对各种光刻技术的原理、特点以及优缺点等分析对比的基础上,对未来主流光刻技术的发展做了一定的展望。     

低功耗高速流水线ADC中低回踢噪声动态比较器设计

动态比较器是低功耗高速流水线ADC的重要模块,其回踢噪声会严重影响ADC的性能.为了满足低功耗高速流水线ADC的应用需求,设计了一种全差分结构的动态比较器,具有零静态功耗、速度快、阈值电压可调等特点.中和技术的应用可以显著降低回踢噪声.电路使用TSMC 0.18 μmCMOS工艺,在1.8 V电源电压和100 MHz工作频率下,仿真显示回踢噪声被明显抑制,减小了75.5%.     

一种用于高速ADC的采样保持电路的设计

设计了一个用于流水线模数转换器(pipelined ADC)前端的采样保持电路.该电路采用电容翻转型结构,并设计了一个增益达到100dB,单位增益带宽为1 GHz的全差分增益自举跨导运算放大器(OTA).利用TSMC 0.25μm CMOS工艺,在2.5 V的电源电压下,它可以在4 ns内稳定在最终值的0.05%内.通过仿真优化,该采样保持电路可用于10位,100MS/s的流水线ADC中.     

一种低功耗低噪声大带宽锁相环的设计

本文描述了一种低功耗低噪声大带宽锁相环路(PLL),给出了锁相环各组成单元模块的设计思路及电路结构。设计采用CMOS0.35μm工艺。压控振荡器的电源电压为3V,工作在900MHz-2GHz,典型功耗为3.4mW。电路占芯片上面积为450X400μm。