一种针对错误隐藏的牛顿插值算法

网络传输技术在不断的发展,但是丢包现象仍然不可避免,为了减少和弥补丢包错误,在网络中有效、高质量地传输视频流,我们通常采用的容错技术有以下几种：前向纠错编码、自动请求重传、错误弹性编码、交叉打包和错误隐藏技术。本文主要是针对错误隐藏技术中的牛顿插值算法进行了详尽的分析,并且针对传统的空域和时域的牛顿插值算法,提出了一种改进算法,经模拟实验证明,这种改进的算法能较好地改善图像的质量。     

基于FPGA的卷积码Viterbi译码器性能研究

基于FPGA的卷积码Viterbi译码器,其性能与译码算法参数设置密切相关。在采用VHDL语言设计实现译码器的基础上,通过仿真,分析了Viterbi译码器参数的设置情况,就幸存路径长度、编码存储度等参数对FPGA译码器性能的影响进行了讨论,并给出了这些参数的最佳取值。对卷积码编译码参数设计具有较好的指导性和实用性。     

基于AD6624的CDMA反向基带滤波器的设计

本文在分析软件无线电的宽带数字中频和数字下变频的基本模型基础上,结合ADI公司推出的接收信号处理器芯片AD6624的工作原理,提出CDMA基站反向链路中基带信号处理的设计方案,并详细讨论了基带滤波器的设计方法,同时给出了仿真结果。     

结构体在数字存储示波器中的应用

结构体在C语言中是一种常见的数据类型,在大的项目工程开发中,结构体的使用频繁,把很多单一的数据聚合在一起构成一种新的数据类型,瓣装起来,增加了程序的遥用性和可读性,论文就从数字存储示波器的软件开发中,提取出结构体的几种常见的用法。     

具有估计误差的RAKE接收机在相关Nakagami信道下的性能

针对RAKE接收机在接收信号时抽头系数估计有误差的情况,研究了在高斯噪声与抽头系数误差不独立时,在相关Nakagami信道下的接收的性能。给出了在相关衰落情况下,误码率的闭合计算式。数值结果表明,与具有精确估计接收机相比,具有估计误差时,相关性对接收机的性能造成更大的影响。     

设计应用——一种数字示波器的微处理器硬件设计

随着通信技术的迅猛发展,电信号越来越复杂化和瞬态化,开发人员对测量领域必不可少的工具一数字示波器的性能提出了越来越高的要求。最大限度提高实时采样率和波形捕获能力成为了国内外众多数字示波器生产厂商研究的重点,实时采样率和波形捕获率的提高又必然带来大量高速波形数据的传输、保存和处理的问题,     

建筑结构设计中BIM技术的应用分析

我国建筑行业飞速发展,落后的设计技术已经不能满足社会发展和建筑业发展的需求,BIM技术是在基于当前背景下应运而生的新技术,它主要提升了建筑结构设计工作的效率,为创作者提供设计空间。     

一种超高速并行采样技术的研究与实现

并行采样技术是提高实时采样率的一种重要手段。基于时间交替并行采样技术,设计了一种由3Gsps采样率的模数转换器实现双通道6Gsps采样率的数据采集系统,重点对高速采样时钟分相延迟控制与同步时钟传输处理、基于IDDR的高速数据流分相处理、基于FIFO高速缓存与基于DDR2深存储的双重构架、板级设计的信号完整性等关键技术进行了详细探讨,同时对系统的软件架构也进行了介绍,最后给出信号实时数据采集的实验结果,并对系统的信噪比和有效位数进行了详细分析,得出系统的性能指标达到了同类产品水平。     

实时校正时间误差的Farrow结勾滤波器设计

实现1种基于Farrow结构分数时延(Fractional Delay,FD)滤波器对并行采样中时间非均匀误差的实时校正.采用优化设计的方法,求解Farrow结构FD滤波器的各子滤波器系数,在尽可能资源消耗少的情况下,使设计偏差较小,保证后续时延误差估计和校正的精度,并在Xilinx的FPGA中实现时间误差的校正.理论...