An ultra high-speed 8-bit timing interleave folding＆interpolating analog-to-digital converter with digital foreground calibration technology

A 2-Gsample/s 8-b analog-to-digital converter in 0.35μm BiCMOS process technology is presented. The ADC uses the unique folding and interpolating algorithm and dual-channel timing interleave multiplexing technology to achieve a sampling rate of 2 GSPS.Digital calibration technology is used for the offset and gain corrections of the S/H circuit,the offset correction of preamplifier,and the gain and clock phase corrections between channels.As a result of testing,the ADC achieves 7.32 ENOB at an analog input of 484 MHz and 7.1 ENOB at Nyquist input after the chip is self-corrected.     

一种基于二阶Σ-Δ调制的D类放大器的设计

D类放大器具有高效率、低功耗的优点,因此在便携式设备中得到广泛应用.然而,传统的D类放大器一般都是开环结构,其非线性和低电源抑制比已成为不可避免的问题.在传统结构的基础上引入Σ-Δ调制技术,可有效改善非线性和低电源抑制比.文章对传统结构和基于Σ-Δ调制的结构进行比较,在一阶Σ-Δ调制的基础上,引入一种新颖的2阶Σ-Δ调制技术,最后制定了详细的系统设计方法,采用Charter 0.35 μm工艺进行仿真.仿真结果验证了设计的有效性.     

大型薄壁输水渡槽流固耦合振动台试验研究

地震高烈度区大型高架渡槽的抗震安全是我国西南地区长距离调水工程建设及运行过程中难以回避的重大挑战。渡槽结构与槽内水体动力相互作用是地震响应分析及安全评价的关键问题。目前使用较多的将水体以附加质量方式计入其对结构动力响应影响的方法是基于刚性壁与流体相互作用假定下推导建立的。大型渡槽多为薄壁结构,柔性结构与水体间的动力相互作用与刚性壁假定存在明显的不同。本研究采用几何比尺1/10的大型薄壁渡槽物理模型,通过振动台试验研究渡槽与水体的动力相互作用。通过深入分析稳态白噪声激励和11组双方向地震波激励下渡槽结构的动态响应,确定大型薄壁渡槽中水体对结构自振频率及渡槽两端支座力产生的重要影响,并给出了试验对象渡槽结构槽内水体与渡槽动态相互作用的等价质量定量关系。为实际工程抗震设计准确分析评价渡槽抗震安全提供可靠依据。     

基于MASH结构的24 bit Σ-Δ A/D转换器

设计了一种离散时间型24位Σ-Δ A/D转换器。该A/D转换器基于级联噪声整形(MASH)结构设计,整个转换器由前置可编程增益放大器、级联调制器和数字抽取滤波器等模块组成。该A/D转换器采用标准0.18 μm CMOS工艺实现,版图总面积为6 mm²。测试结果表明,在16 kS/s输出数据速率下,该A/D转换器的信噪比为106 dB,无杂散动态范围为110 dB,功耗仅为20 mW。     

一种0.18微米CMOS工艺下超高速宽带折叠内插ADC的数字校正技术

本文呈现了一种0.18微米CMOS工艺下超高速宽带折叠内插ADC的数字校正技术。对ADC的高3位Flash转换器和低5位折叠内插ADC执行了类似的数字校正。电路的Spice仿真和芯片测试结果显示,对于高频宽带模拟信号输入,当禁用校正电路时,该ADC地 ENOB只能达到5.9位,启用校正,ENOB可以获得7.2位。     

一种超宽带光电混合结构A/D转换器

现代宽带数字接收机对高性能模数转换器(ADC)的需求逐渐增大,而电子学ADC因载流子迁移速率限制无法实现超宽带直接数字采样.基于光子技术超宽带、超高速的特性,文章提出了一种光电混合结构的ADC技术.通过采用基于超短光脉冲的光学采样代替基于电子学半导体技术的采样/保持(S/H)电路来大幅提高采样带宽.采用时分复用及多通道...     

一种带数字校正的差分基准电压源

在传统带隙基准源的基础上,设计了一种实用的差分基准电压源.基准核为电流补偿电路,采用D/A控制技术,对差分基准电压进行失调补偿和增益补偿,具有较低的温漂系数和较大的动态电压调整范围与较高的调整精度.     

一种基于差动放大器的超高速脉宽调整电路

设计了一种用于超高速A/D转换器的脉宽调整电路。以基准输出电压为参照,利用差动放大器输出控制时钟输出占空比,最高可工作在1.7 GHz时钟频率下,锁定精度为50%±1%;拥有20%～80%占空比输入,且能很好地抑制时钟抖动。电路采用0.18μm工艺制作,芯片面积为0.3 mm×0.1 mm,在1.9 V电源电压下,功耗小于40 mW。     

一种采用数字前端校正技术的8位超高速时间交叠折叠/内插模-数转换器

本文呈现了一种0.35微米BiCMOS工艺下采样率为2GSPS的8位模数转换器。此ADC采用独特的折叠/内插算法,利用双通道间的时钟交叠复合技术,可以获得2GSPS的采样率。对S/H电路的失调误差与增益误差、前置放大器的失调误差、通道间的增益误差与时钟相位误差进行校正。测试结果表明,芯片在自校正工作状态下,模拟输入为484MHz时,ENOB为7.32位,而在Nyquist输入频率下ENOB为7.1位。