OFDM系统在多径衰落信道下的时钟同步

为消除时钟同步误差对正交频分复用（OFDM）系统的影响，提出了一种可工作在多径衰落信道下的时钟同步方法.该方法分为时钟频偏估计和时钟频偏补偿两个步骤，在估计时钟频偏时，利用了相邻符号的相邻导频之间的相关性；在补偿时钟频偏时，采用了数字内插环路，这使得时钟同步模块可在全数字接收机中实现.该方法的一个好处是，当存在载波频偏时仍可正常工作，这说明时钟同步可在载波同步之前完成.结果表明，该方法具有足够大的时钟频偏捕捉范围，可用于IEEE802.11a系统和DVB-T系统的接收机中.     

针对H.264去块滤波的实用结构设计

为了提高H.264去块滤波的性能,提出了一种实用的环路滤波设计结构.使用优化的滤波顺序,执行一个宏块的滤波运算只需要252个周期,待滤波数据缓冲从16×16宏块大小降低为4×4块大小.利用数据重用策略,滤波中间数据的存储空间从16×16宏块减小到4个4×4块.使用优化的流水设计,有效降低了去块滤波对总线的数据访问.使用0.18 μm工艺,100 MHz下综合只需要14.2×103门.与以前的设计相比,该去块滤波结构具有更好的综合性能,而且硬件实现面积更小.在100 MHz频率下,该设计能够执行H.264高清视频应用的实时滤波处理.     

DVB-S接收系统中内石码信息的快速估计

为缩短数字视频广播卫星标准(DVB-S)接收系统中内码信息的估计时间,提出了两套解决方案.方案一:根据维持比译码过程中,从当前时刻回溯到译码深度以前时刻的各条幸存路径基本重合的原理进行判定;方案二:利用"二次编码"的特性,对译码数据进行再编码,并采用置信度结合有限状态机构成的判定机制,加快了估计过程.经过仿真发现,方案一虽然能在很大程度上缩短估计时间,但可靠性受到信道条件和译码深度的限制;而方案二不仅缩短了估计时间,而且避免了方案一所受到的限制,保证了估计过程的可靠性,因此方案二具有可行性.     

一种针对H264的高性能反变换结构

H264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性。同时,高清视频应用要求解码器具有更强的处理能力。针对这两个问题,文章提出了一种高性能的反变换硬件实现结构。对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构。采用优化的数据存储和流水设计,行列反变换能够同时执行,处理一个8×8亚宏块平均只需要32个时钟周期。转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省537%的存储器面积。在108 MHz工作频率下,本文提出的硬件结构能够有效执行H264高清实时解码的反变换运算。     

CTI改进算法及其硬件实现

介绍一种色度瞬态校正的改进算法,该算法利用低通滤波和核化降噪抑制噪声的影响,采用自适应限幅来消除振铃效应和假色现象.仿真结果表明,该算法对噪声有很好的抑制作用,消除了振铃效应和假色现象.FPGA实现用较少的硬件资源获得了很好的效果.     

移动通信终端电源管理设计原理

移动通信终端产品在我们的日常生活中已经非常普及，因此，其设计的安全性问题显得尤为重要。就移动终端产品安全隐患最大的地方——电源管理设计，提出了一些设计理念以提高产品的安全性。     

软件法实现的实时高频信道模拟器

随着数字信号处理芯片的发展，用处理芯片和软件实现实时高频信道模拟器已成为可能．本文研制了一种4kHz带宽的基带实时高频信道模拟器，采用了高速数字信号处理芯片TMS32010，并用PC机完成人－机对话，因此它的用户界面是良好的．本模拟器可用于高频通信机的调试中．     

基于FPGA的串行维特比译码的实现

维特比算法是一种卷积码译码算法。随着卷积码约束度的增加，并行维特比译码所需的硬件资源呈指数增长，限制其硬件实现。该文讨论了一种申行译码结构的FPGA实现方案。这种申行结构适合长约束度的卷积码译码，能在性能不下降的前提下有效地节省资源。     

传感器网络中建立路径密钥的增强方案

针对传统密钥预分配方案中路径密钥建立路径长,通信开销大,且实施路径密钥建立阶段后,网络安全连通率增长速度不是很快等诸多问题,提出了一种建立路径密钥的增强方案.在路径密钥建立阶段,增强方案充分利用了节点通信范围内与其安全连通的邻节点中预分配的密钥,增加了用于路径密钥协商的节点的数量.对增强方案与无增强措施的原方案进行性能分析与比较,结果表明,实施增强方案后,网络安全连通率得到了明显的提高,使网络安全连通率可以很快达到1.同时,为达到预期的网络安全连通率,增强方案所需的预置密钥数目可以少得多.     

一种针对H．264的高性能反变换结构

H.264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性.同时,高清视频应用要求解码器具有更强的处理能力.针对这两个问题,文章提出了一种高性能的反变换硬件实现结构.对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构.采用优化的数据存储和流水设计,行列反变换能够同时执行.处理一个8×8亚宏块平均只需要32个时钟周期.转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省53.7%的存储器面积.在108 MHz工作频率下,本文提出的硬件结构能够有效执行H.264高清实时解码的反变换运算.