用于1.25GHz Serdes的低时钟抖动的环振的设计

设计了一种新的用于电压控制振荡器的延迟单元,并与源级耦合差分延时单元的时钟抖动进行了比较.提出了基于低时钟抖动的锁相环环路参数的优化技术.在0.35μm CMOS工艺下进行1.25GHz Serdes流片,测试表明数据率为1.25GHz的高速串联输出的随机抖动均方根为2.3ps(归一化为0.0015UI),随机抖动标准偏差为0.0035UI.在1111100000的数据输出时相位噪声为-120dBc/Hz@100kHz.     

一种改进Miller编解码的实现方法

改进Ｍｉｌｌｅｒ编解码方式已广泛应用于非接触ＥＣ卡的射频通讯中。提出了一种该编码方式的实现方法,分析了各信号之间的关系,人出了相应的模拟结果。实际应用证实了该方法符合ＩＳＯ－１４４４３标准要求,并可获得良好的效果。     

CMOS集成电路低功耗设计方法

近年来，功耗问题已成为VLSI设计，尤其是在电池供电的应用中必须考虑的重要问题之一。文章通过对CMOS集成电路功耗起因的分析，对CMOS集成电路低功耗设计方法和设计工具进行了深入的讨论。     

一种高效的无线数字通讯的SoC设计方法及其在无线局域网芯片设计中的应用

介绍一种针对高性能的无线数字通讯系统的SoC设计方法。该方法对SoC设计要求高效合理地进行软硬件划分,将划分后的硬件子模块映像到一个高效的多通道总线拓扑结构中以及为不同通道的本地总线设计一个高效自适应的访问协议。同时提出一种全新的专门针对SoC设计、基于总线监控的高效实用的可测性设计方案。以这些设计方法为指导,文章为IEEE 802.11无线局域网的介质访问层和基带控制层的SoC芯片设计提出了一个系统参考解决方案。     

SoC研究开发——综合的系统工程

SoC的研究开发是集成电路今后若干年的主要研究发展方向之.本文主要讨论了SoC的定义及组成以及它所涉及的关键核心技术,并给出了目前我国研究开发SoC的现状及我们所应采取的策略.     

高速静态CMOS随机存贮器读写时间的测试

随机存贮器是电子计算机的一个重要部件,其主要功能是存放(写入)各种信息(数据、指令、中间结果等),和在计算机运算过程中不断从存贮器中取出(读出)存放的信息。存贮器主要指标有两个:一是存贮容量,另一是工作速度。一般要求存贮器工作速度能同运算器和控制器的速度相适应。近年来计算机中的主     

一种适用于以太网接收器的均衡器结构及其实现

尝试采用一种数字域上的信号处理技术,即判决反馈均衡技术来减少失真。实现这种用于以太网的自适应均衡器所需的参数可以通过仿真得到。文章讨论了在特定的以太网环境下(100Base-T4),均衡器的结构和参数设计,及其电路实现。     

802.11基带处理芯片中GFSK调制解调系统的实现

无线局域网是一种短距离无线通信系统。本文介绍了802．11协议中GFSK的调制原理，并提出了一种低成本、低功耗的GFSK调制解调实现方案，可应用于802．11基带处理芯片的设计中。     

采用O.18μm CMOS RF模型的高线性度降频混频电路的设计

介绍了降频混频电路的电路结构及其工作原理,并且着重分析了一种高线性度的实现方法.电路采用了0.18um CMOS RF模型,通过仿真,得出了令人满意的结果.     

一种1.25 Gbps CMOS以太网串并/并串转换电路

用0．35μm CMOS工艺实现了单芯片1．25Gbps千兆以太网串并／并串转换电路。该电路兼容ANSI的光纤信道物理层标准(FC-0)。与同类电路相比，其核心单元—并串转换电路和串并转换电路—具有结构简单、面积小的优点[1，2]，其高速串行数据随机抖功只有同类电路的一半。另外，电路中还集成了锁相环环路滤波电容。