数字信号处理器(DSP)结构设计及发展趋势

高速信息化的时代需要更高性能的数字信号处理器(DSP),以满足网络通信和3G移动通信等方面的要求。该文分析了早期DSP处理器的结构特点和当今最先进的体系结构,结合应用背景着重探讨了不同DSP体系结构和它们各自的优势和劣势,在研究了数字信号处理新应用领域的特点后,根据今后的半导体制造工艺和微处理器体系结构设计的发展,指出了DSP处理器在微结构设计方面的发展趋势。     

面向实时流处理的多核多线程处理器访存队列

针对多核多线程处理器中乱序访存影响计算实时性的问题,在对典型访存队列进行研究的基础上提出了一种新的访存队列构建模型及其硬件结构.该模型采用窗口优化算法控制最差情况下的访存延迟,保证访存的实时性,同时又利用优化的乱序调度策略减少访存延迟.实验证明,该访存队列可控制最大访存延迟,与顺序访存相比,存储器具备更高的带宽,与传统的乱序访存相比较,可以充分满足计算的实时性需求,而存储器有效带宽基本不受影响,解决了多核多线程处理器承担实时流计算的基础难题.     

BIOS的设计与实现

文章详细阐述了BIOS的基本组成框架,提出了一个适合于检测工控机硬件的BIOS上电自检流程,并就设计中的几个关键性问题:正确性,兼容性和可移植性,以及压缩算法等进行了分析,最后整个BIOS在西北工业大学航空微电子中心自主研发的龙腾S1系统(PC104兼容)平台上进行了严格的验证.     

片上双系统总线设计及其应用

本文设计了基于AMBA总线结构的双系统总线结构，其最大特点是APB系统能够独立于高速数据传输的AHB系统。实现对AHB系统的控制和对APB低速外设的操作，大大提高了系统的性能和灵活性。文中详细介绍了此设计的实现。并给出了双系统总线结构在苏州国芯科技的C*SOC-A项目的应用实例。     

高性能火箭探空仪研究与实现

针对高性能火箭探空仪探测参数多、数据处理密集、控制复杂、实时性强等特点,提出了主-从处理器体系结构和构造模型链的实时多任务调度方法;采用在系统可编程技术(ISP)实现系统重构和传输数据加密、解密编码。该方法可应用于其它类似飞行器的数据处理。     

网络互连多线程处理器

结合可扩展的片上互连网络和隐藏延迟的同时多线程结构,论文提出网络互连多线程(NMT,NetworkedMulti-threaded)处理器结构;在SMTSIM仿真器的基础上进行仿真,结果表明NMT结构具有较好的可扩展性和并行性,并提出了对其片上互连网络的性能要求。     

一种基于流水线的指令Cache优化设计

在现代微处理器的设计中．Cache是整个微处理器性能的决定性因素。本文详细介绍了32位RISC微处理器“龙腾”R2中指令Cache的体系结构．着重研究了其设计和实现问题。为了提高性能,采用了预取技术和流水线技术来优化设计．仿真结果表明得到了预期的效果。     

单片集成TFT-LCD手机驱动芯片内置稳压器的设计

研究并设计了一种用于单片集成TFT-LCD手机驱动芯片的稳压器电路,该电路产生恒定的直流电压(1.8 V)给芯片内的逻辑控制电路和GRAM提供工作电源.在详细分析带隙基准电路和LDO电路的基础上,提出了一种负载调整率低、稳定性能好、温度系数小以及低功耗的稳压器电路解决方案.通过对采用0.18靘 CMOS中压工艺设计的电路进行Hspice仿真表明,负载调整率为1.1％,负载电流突变时的稳定时间小于5靤,温度系数6.5 ppm/℃,静态功耗小于0.04 mW,均满足设计要求.     

众核处理器Cache一致性研究综述

以瓦片结构众核处理器一致性协议的设计为主线,综述了国内外近年来关于众核处理器cache一致性的相关研究;介绍了不同NUCA结构对一致性协议的影响;分析和对比了几种传统目录一致性协议的特性及其存在的问题;归纳了最新几个面向众核结构一致性协议的设计思想和特性。最后为设计具备应用程序适应性和可扩展性的cache一致性协议指出了几个关键的设计方向。     

32位双发射双流水线结构RISC微处理器设计

"龙腾R2"是西北工业大学自主研制的32位嵌入式RISC微处理器,与IBM公司的Power-PC750处理器pin-to-pin兼容。综合考虑面积、功耗、实时响应以及性能要求等因素,文章提出了一种应用于嵌入式处理器微架构设计的双发射双流水线结构。该结构的核心思想是在指令流水线前端处理阶段动态检测相邻指令的先后依赖关系,预先完成双发射判断。文中首先介绍了"龙腾R2"的微体系架构,然后重点讨论了基于双发射双流水结构的指令调度策略、相邻指令耦合关系、双发射下的相关处理以及精确异常考虑等。采用M ibench基准程序完成了性能评测,综合分析结果显示,该结构对算术计算类程序流加速明显,并且电路结构清晰,易于设计验证,同时发现优化存储系统结构是提升该处理器性能的关键。文章最后对"龙腾R2"的可测试性设计以及硅物理设计等关键技术进行了论述。"龙腾R2"已流片成功,整个处理器采用SMIC 180nm CMOS工艺,芯片面积5.9 mm×6.7 mm,核心频率266 MHz,CBGA360封装。