排序方式: 共有158条查询结果,搜索用时 15 毫秒
101.
102.
介绍了一种卫星狗电路的设计。该卫星狗采用了SiRFⅡ芯片组、ISD4000语音芯片、ARM7微处理器,具有高稳定性及较佳的应用性能。 相似文献
103.
计算机信息安全防拷贝系统研究与实现 总被引:2,自引:1,他引:1
文章针对通过计算机USB、光驱、软驱、串并口、网络端口等进行窃密/泄密的信息安全漏洞和隐患.提出了一种软、硬件相结合的有效技术解决方案。该技术可以对各端口实施可灵活配置的关闭或拷贝加密控制。已在FPGA上实现了PCI总线协议与加/解密算法,实现硬件和软件并行工作,相互保护。实际应用表明该系统安全可靠,完全达到了保护计算机信息安全的目的。 相似文献
104.
手机用TFT-LCD驱动控制芯片的测试电路结构设计 总被引:2,自引:0,他引:2
文章从分析手机用TFT-LCD驱动控制芯片的测试需求和芯片结构出发,提出了一种针对该芯片的测试电路结构设计方案。该方案采用多条扫描链对芯片内的多个异构的模块进行隔离,保证了各个模块有较高的测试独立性。考虑到内置SRAM的特殊性,采用边界扫描方式进行测试,提高了测试的灵活性,减少了测试电路的面积。电平敏化扫描链的引入.大大提高了Source Driver测试的可控制性。该方案支持手机用TFT-LCD驱动控制芯片的常规以及特殊项目的测试。 相似文献
105.
一种嵌入式MPU指令译码器设计 总被引:4,自引:0,他引:4
针对与Intel系列微处理器兼容的嵌入式微处理器单元(MPU),讨论其译码器的设计问题。通过分析比较两种可行的读入方案,择优选用了在状态机控制下的指令读入机制,并设计了具有8个状态的状态机来控制指令读入,实现了复杂指令简单化的目的。采用表格技术将译码器与微程序的设计分离。译码器位于MPU指令流水线的中部,其输出队列的长度影响MPU的性能,中近似采用M/M/1/K排队系统的分析方法,确定了输出队列长度。译码器MPU的其它部分联调完成后,使用具有实际意义的应用程序进行测试的结果表明,该译码器的设计是合理有效的。 相似文献
106.
在实际的高性能定点数字信号处理器(DSP)设计过程中,往往需要设计一个功能复杂的乘累加器。也就是说,乘累加器不光是要同时完成通常所见的带符号数和无符号数的乘加及乘减运算,而且还需要同时完成整数乘加和小数乘加运算,无偏差的舍入运算,饱和等功能。另外,为了解决DSP中数据相关的问题,往往要求乘累加器在单拍完成所有的这些运算,因此很难找到一个高速度低成本的实现方案。文章首先给出了通常的高性能定点DSP中乘累加器所需要完成的功能需求,然后提出并实现了一个16位高性能乘累加器,将其所需要完成的上述各种功能巧妙地整合起来在单拍内完成,而完成所有上述功能只需要3级4:2压缩和一次超前进位的加法运算。该乘累加器采用0.35μm工艺实现,已经嵌入到数字信号处理器中并已经成功应用于实际的工程项目。 相似文献
107.
108.
文章从Karatsuba提出的乘法算法入手,经过逻辑推导,得出一个易于实现的逻辑代数式,根据这个逻辑式设计了一个具有流水线结构的乘法器。并对吞吐率、加速比和效率等性能指标做了详细的分析,用这个算法设计的乘法器结构简单、易于实现流水化,适合于数据量大的定点数的计算。 相似文献
109.
110.