排序方式: 共有44条查询结果,搜索用时 0 毫秒
31.
设计了一种应用于模数转换的高精度带隙基准电压源和电流源电路,利用温度补偿技术,该电路能分别产生零温度系数的基准电压VREF、零温度系数的基准电流IZTAT。仿真结果显示,采用标准0.18μm CMOS工艺,在室温27℃和2.8 V电源电压的条件下,电路工作频率为10 Hz和1 kHz时,电源抑制比(PSRR)分别为–107 dB和–69 dB,VREF及IZTAT的温度系数分别是20.6×10–6/℃和40.3×10–6/℃,功耗为238μW,可在2.4~3.6 V电源电压范围内正常工作。 相似文献
32.
33.
针对源漏诱生应变Ge沟道p-MOSFET的发展趋势,开发了一种基于离子注入与快速热退火的GeSn合金生长新技术,并进行了二次离子质谱、X射线衍射、透射电子显微镜和方块电阻等测试.结果表明,采用快速热退火,可将单晶Ge衬底中的Sn原子激发至替位式位置,形成GeSn合金.当退火温度为400℃时,Sn原子激活率为100%,其峰值浓度固定为1×1021 cm-3,与Sn的初始注入剂量无关.该技术与现有CMOS工艺兼容,附加成本低,适用于单轴压应变Ge沟道MOSFET的大规模生产. 相似文献
34.
一种低压低功耗CMOS ULSI运算放大器单元 总被引:1,自引:1,他引:0
基于新型的折叠电流镜负载PMOS差分输入级拓扑、轨至轨(Rail-to-Rail)AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术和Cadence平台的实验设计与模拟仿真,采用2μmP阱硅栅CMOS标准工艺,得到了一种具有VT=±0.7V、电源电压1.1~1.5V、静态功耗典型值330μW、75dB开环增益和945kHz单位增益带宽的LV/LP运算放大器。该器件可应用于ULSI库单元及其相关技术领域,其实践有助于CMOS低压低功耗集成电路技术的进一步发展。 相似文献
35.
基于新型的折叠共栅共源PMOS差分输入级拓扑、轨至轨AB类低压CMOS推挽输出级模型、低压低功耗LV/LP技术特别考虑和EDA平台的实验设计与模拟仿真,并设计配置了先进的Si 2 mm P阱硅栅CMOS集成工艺技术。已经得到一种具有VT = 0.7 V、电源电压1.1~1.5 V、静态功耗典型值330 mW、75 dB开环增益和945 kHz单位增益带宽的LV/LP运算放大器。该运放可应用于ULSI库单元和诸多相关技术领域,其实践有助于Si CMOS低压低功耗集成电路技术的进一步开发与交流。 相似文献
36.
37.
高效率低谐波失真E类射频功率放大器的设计 总被引:1,自引:0,他引:1
引言
近年来,随着无线通讯的飞速发展,无线通信里的核心部分——无线收发器越来越要求更低的功耗、更高的效率以及更小的体积,而作为收发器中的最后一级,功率放大器所消耗的功率在收发器中已占到了60%~90%,严重影响了系统的性能。所以,设计一种高效低谐波失真的功率放大器对于提高收发器效率,降低电源损耗,提高系统性能都有十分重大的意义。 相似文献
38.
基于有源开关电容网络二阶系统最小建立时间(MST)理论和阶跃响应分析,提出了一种用于Folded-Cascode放大器的频率补偿新方法,即通过MOS电容引入时钟馈通以调整电路阻尼因子η,使其达到MST状态,从而实现快速建立.研究结果表明,补偿后放大器的建立时间缩短了22.7%;当负载电容从0.5变化至2.5pF,其建立时间从3.62ns近似线性地增长到4.46ns;将采用该补偿方法的放大器应用于可变增益(VGA)系统,当闭环增益变化时,仅需调整MOS电容值仍可实现对应状态下的快速建立. 相似文献
39.
针对当前电容式微加速度计量程不高、开环模式非线性误差大的特点,根据力学理论和电路读出原理,并基于非线性特性中最大可测量加速度、初始工作点和吸合点与动定电极间距d的变化规律,提出了电容式微加速度计非线性模型.模型指出,随着输出电压的增加,可测量加速度近似成线性增加,在靠近最大可测量加速度αmax时斜率增大,其后随输出电压的增加而减小至吸合点;αmax由d和微结构梁弹性常数与质量之比λ决定,且d的作用优于λ;d在小于初始工作点时加速度计不能工作,该点由传感头参数η决定,且η的最佳取值范围为1×1019~2×1019,此时准静态条件下吸合点大于整个动电极行程的95%.该模型的提出对开环式加速度计的非线性误差纠正提供了理论支持,对加速度计的结构设计具有参考价值. 相似文献
40.
本文针对应变NMOSFET提出了一种基于槽型结构的应力调制技术。该技术可以利用压应变的CESL(刻蚀阻挡层)来提升Si基NMOSFET的电学性能,而传统的CESL应变NMOSFET通常采用张应变CESL作为应力源。为研究该槽型结构对典型器件电学性能的影响,针对95 nm栅长应变NMOSFET进行了仿真。计算结果表明,当CESL应力为-2.5 GPa时,该槽型结构使沟道应变状态从对NMOSFET不利的压应变(-333 MPa)转变为有利的张应变(256 MPa),从而使器件的输出电流和跨导均得到提升。该技术具有在应变CMOS中得到应用的潜力,提供了一种不同于双应力线(DSL)技术的新方案。 相似文献