全耗尽SOIMOSFET辐照导致的阈值电压漂移模型

报道了全耗尽SOI MOSFET器件阈值电压漂移与辐照剂量和辐照剂量率之间的解析关系.模型计算结果与实验吻合较好.该模型物理意义明确,参数提取方便,适合于低辐照总剂量条件下的加固SOI器件与电路的模拟.讨论了抑制阈值电压漂移的方法.结果表明,对于全耗尽SOI加固工艺,辐照导致的埋氧层(BOX)氧化物电荷对前栅的耦合是影响前栅阈值电压漂移的主要因素,但减薄埋氧层厚度并不能明显提高SOI MOSFET的抗辐照性能.     

高温工艺对TiSi_2/n~+-Poly-Si复合栅MOS电容特性及TiSi_2膜性质的影响

本文研究了高温退火过程对TiSi_2/n~+-POly-Si 复合栅MOS电容电学性能及TiSi_2膜特性的影响.结果表明,当炉退火温度高于900℃时,TiSi_2层厚度变的不均匀,甚至在某些地方不连续;TiSi_2/n~+Poly-Si 界面十分不平整;多晶硅中杂质外扩散十分严重; MOS电容的性能和电学参数变差.对于RTA过程,高温退火对MOS电容的电学特性没有产生不利影响,TiSi_2膜仍很均匀.所以,在 TiSi_2/Poly-Si复合栅结构工艺中,高温退火过程最好采用 RTA技术.     

ELO/SOI膜上短沟道MOSFET的研究

在 ELO/SOI膜上制备出了短沟道 MOSFET.电子及空穴场效应迁移率分别为 360 cm~2/V.s及 200 cm~2/V.S.PMOS及 NMOS晶体管的亚阈值斜率分别为 190mV/dec和 220mV/dec,漏泄电流为10~(-10)A/μm数量级.本文讨论了 SOI-MOSFET的器件特性.     

一个描述硅原子团簇退火行为的模型

在考虑硅原子团簇的尺寸对其俘获半径的影响的基础上提出了一个改进的模型,来描述团簇的退火行为,并给出了点缺陷的表面复合速率的表达式.为了验证此模型,给出了动力学蒙特卡洛方法的模拟结果,模拟结果与实验结果相吻合.通过表面复合速率的模拟结果和模型的对比,模型得到了验证.分析表明团簇尺寸对其退火行为有明显的影响     

差值取样谱函数定理及其在研究MOS陷阱弛豫效应方面的应用

本文利用Rolle定理证明了一个差值取样谱函数定理.阐明了,只要陷阱弛豫原函数满足这个定理的必要条件,则其差值取样转换函数——弛豫谱函数就一定具有谱峰特征.这个定理也为差分取样谱技术提供了相应的数学模型。给出了几个例证.     

不连续类氧化层界面多晶硅发射极晶体管理论模型

本文提出了一个不连续类氧化层界面多晶硅发射极晶体管理论模型,根据多晶/单晶硅界面的性质空穴分别以隧道方式或热发射方式通过界面的不同部位.计算机模拟的结果得到了类氧化层界面的连续性、多晶硅膜厚、类氧化层两边的界面态密度、类氧化层厚度和多晶/单晶硅界面杂质浓度峰值等参数与多晶硅发射极晶体管(PET)电学特性的关系.     

热载流子诱生MOSFET/SOI界面陷阱的正向栅控二极管技术表征

本文完成了热载流子诱生MOSFET/SOI界面陷阱正向栅控二极管技术表征的实验研究 .正向栅控二极管技术简单、准确 ,可以直接测得热载流子诱生的平均界面陷阱密度 ,从而表征器件的抗热载流子特性 .实验结果表明 :通过体接触方式测得的MOSFET/SOI栅控二极管R G电流峰可以直接给出诱生的界面陷阱密度 .抽取出来的热载流子诱生界面陷阱密度与累积应力时间呈幂指数关系 ,指数因子约为 0 787     

用于高品质射频集成电感的厚膜多孔硅背向生长技术

介绍了一种用于高品质射频集成电感的厚膜多孔硅背向生长技术.ASITIC模拟证明厚膜多孔硅衬底能够显著提高射频集成电感的性能.采用背向生长技术成功地制备出了厚膜多孔硅包括穿透整个硅片的多孔硅,并证实了该技术作为后处理工艺应用于CMOS技术的可行性.ESEM对所制样品的表面和截面形貌进行了分析.通过多组实验,得出了多孔硅生长速度与腐蚀电流密度的准线性关系.     

金属有机化学汽相淀积生长的本征氮化镓中持续光电导和复合机制的研究

通过对室温下的本征氮化镓材料进行不同波长(360nm～377nm)的光照,分析了本征氮化镓中的持续光电导及其复合机制.实验的结果证明了两种持续光电导的特性:一种是快速的复合,而且分析表明关灯后这种复合机制导致的持续光电流下降幅度随着波长的增加而增加;另一种是速度较慢的复合,它的电流衰减幅度几乎不受波长的影响.基于这些现象,提出了一个可能的物理模型,认为第一种机制是由于导带电子被电子陷阱俘获而引起的,第二种是由于导带电子与空穴陷阱俘获的空穴之间的复合而造成的.     

超高速CMOS/SOI51级环振电路的研制

利用CMOS/SOI工艺在4英寸SIMOX材料上成功制备出沟道长度为1μm、器件性能良好的CMOS/SOI部分耗尽器件和电路,从单管的开关电流比看,电路可以实现较高速度性能的同时又可以有效抑制泄漏电流.所研制的51级CMOS/SOI环振电路表现出优越的高速度性能,5V电源电压下单门延迟时间达到92ps,同时可工作的电源电压范围较宽,说明CMOS/SOI技术在器件尺寸降低后将表现出比体硅更具吸引力的应用前景.