SIMOX材料顶层硅膜中残余氧的行为

利用光致发光谱 (PL)和二次离子质谱 (SIMS)检测了不同退火条件下处理的 SIMOX材料的顶层硅膜 .实验结果显示 ,SIMOX顶层硅膜的 PL 谱有三个峰 :它们是能量为 1.10 e V的 a峰、能量为 0 .77e V的 b峰和能量为0 .75 e V的 c峰 .与 RBS谱相比 ,发现 a峰峰高及 b/ a峰值比是衡量顶层硅膜单晶完整性的标度 .谱峰 b起源于SIMOX材料顶层硅膜中残余氧 ,起施主作用 .SIMS测试结果显示 ,谱峰 c来源于 SIMOX材料顶层硅膜中的碳和氮 .     

新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距的优化

提出了一个新的二维解析方法预言场限环结构的电压分布和边界峰值电场及环间距优化.采用与平面结物理机理最接近的圆柱坐标对称解进行分析,给出了场限环结构极为简单的各电压和边界峰值电场表达式. 讨论了不同环间距和反偏电压对场限环电压的影响,并用流行的2-D半导体器件模拟工具MEDICI对解析计算进行了验证. 根据临界电场击穿近似,讨论了环间距的优化设计并给出了优化环间距表达式. 在一定结深和掺杂浓度时,理论计算给出了与数值分析一致的优化环间距和最高击穿电压值.     

0.0068mm2自校准电路在锁相环中的应用

提出了一种可供CMOS锁相环使用的自由调整的自校准技术.与传统的自校准技术相比,新的自校准方案不需要使用参考电压源,而且自校准过程内嵌在锁相环的锁定过程中,所以新的自校准方案减少了芯片的面积:与自校准有关电路的面积只有0.0068 mm<'2>.所设计的PLL采用0.13μm CMOS工艺,工作频率范围在25～700MHz之间.测试表明,当压控振荡器工作在700 MHz的时候,其8倍降频之后的87.5 MHz输出信号的相位噪音在1 MHz频率偏移处为-131 dBc/Hz.     

SIMOX材料制备中注入剂量优化研究

本文采用ＳＩＭＳ、ＴＥＭ、ＲＢ等测试手段，分析了注入剂量改变对ＳＩＭＯＸ（ＳｅｐａｒａｔｉｏｎｂｙＩＭｐｌａｎｔｅｄＯＸｙｇｅｎ）材料顶层硅和埋氧化层微结构的影响，研究结果表明，注入剂量低至０．６ｘ１０１８Ｏ＋／ｃｍ２时，经过１３００℃，６小时的高温退火过程，能形成界面清晰的三层结构，得到高结晶度的表面硅层，埋氧化层中存在尺寸较大的硅岛；标准注入剂量（１．８ｘ１０１８Ｏ＋／ｃｍ２）形成的ＳＩＭＯＸ材料表层硅出现明显的缺陷，分析结果表明，注入过程中表面存在的缺陷经高温退火后仍有部分残留，成为最终材料表面缺陷的原因之一；形成低表面缺陷和高绝缘性能埋氧化层的优化注入剂量在注入能形成连续氧化物的临界注入剂量左右。     

簿全耗尽SOI膜N沟道MOSFET强反型电流模型

本文在仔细分析薄膜SOI器件特点及其特殊物理效应的基础上,发展了电路模拟所需要的N沟道薄全耗尽SOI膜MOSFET强反型电流模型.模拟计算和实际SOI器件测试结果之间的对比证实,在合理提取器件参数的情况下,该模型公式可较好地描述薄膜SOI器件的电流特性.     

SIMOX材料的TEM研究

在注入能量为１７０ｋｅＶ，注入剂量从０．６×１０１８／ｃｍ２到１．８×１０１８／ｃｍ２范围，改变注入方式，利用ＴＥＭ技术观察了形成ＳＩＭＯＸ的结构．注入剂量为０．６×１０１８／ｃｍ２时，可以获得连续的ＳｉＯ２埋层且顶部硅层基本上无穿通位错产生；注入剂量为１．５×１０１８／ｃｍ２时，采用双重注入可以获得质量很好的ＳＩＭＯＸ结构，顶部硅层仅有较少的穿通位错；注入剂量为１．８×１０１８／ｃｍ２时，三重注入可以获得质量好的ＳＩＭＯＸ结构，顶部硅层穿通位错稍多．     

适用于数模混合集成的SOI MOSFET的失真分析

本文较为详细地分析了SOIMOSFET的失真行为 .利用幂级数方法对不同结构包括部分耗尽PD、全耗尽FD和体接触BC的SOI器件的谐波失真进行了对比性的实验研究 .同时 ,在实验分析的基础上提出了描述失真行为的连续的SOIMOSFET失真模型 .该模型通过引入平滑函数和主要的影响失真的物理机制 ,使得模拟计算结果能够与实验结果较好的吻合 .本文所得到的结果可用于低失真的数模混合电路的设计 ,并对低失真电路的优化提供指导方向 .     

实现SOI结构的ELO方法中SiO_2上Si多晶核的形成与抑制

本文从分析Si在SiO_2上成核的一般过程出发,利用新的成核理论,分析出影响成核的重要因素是氢吸附;并着重针对ELO过程的特点,通过大量实验研究了各种条件对成核的影响,找到了既能完全抑制多晶成核又能实现侧向生长的最佳工艺条件.根据实验中测得的临界成核时间及沉积自由区宽度,采用间歇生长技术在20μm宽的SiO_2条上完全抑制了多晶成核,而加入 Br_2的生长/腐蚀循环工艺则在 30μm宽的SiO_2上完全抑制了多晶成核,为获得高质量的SOI材料打下了良好的基础.     

高深宽比深隔离槽的刻蚀技术研究

体硅集成MEMS器件中的一个非常重要的技术就是微结构与电路部分的电隔离和互连。由于体硅工艺与传统CMOS工艺不兼容 ,所以形成高深宽比的深隔离槽 (宽约 3μm ,深 2 0～ 10 0μm)是体硅集成中急待解决的工艺难题。本文采用MEMS微加工的DRIE (DeepReactiveIonEtching)技术、热氧化技术和多晶硅填充技术 ,形成了高深宽比的深电隔离槽 (宽 3.6 μm ,深 85μm)。还提出了一种改变深槽形状的方法 ,使深槽的开口变大 ,以利于多晶硅的填充 ,避免了空洞的产生     

硅基MEMS加工技术及其标准工艺研究

本文论述了硅基MEMS标准工艺,其中包括三套体硅标准工艺和一套表面牺牲层标准工艺.深入地研究了体硅工艺和表面牺牲层工艺中的关键技术.体硅工艺主要进行了以下研究:硅/硅键合、硅/镍/硅键合、硅/玻璃键合工艺及其优化;研究了高深宽比刻蚀工艺、优化了工艺条件;解决了高深宽比刻蚀中的Lag效应;开发了复合掩膜高深宽比多层硅台阶刻蚀和单一材料掩膜高深宽比多层硅台阶刻蚀工艺研究.表面牺牲层工艺主要进行了下列研究:多晶硅薄膜应力控制工艺;防粘附技术的研究与开发.