排序方式： 共有137条查询结果，搜索用时 15 毫秒
41.
A low-power high-linearity linear-in-dB variable gain amplifier(VGA) with novel DC offset calibration loop for direct-conversion receiver(DCR) is proposed.The proposed VGA uses the differential-ramp based technique,a digitally programmable gain amplifier(PGA) can be converted to an analog controlled dB-linear VGA. An operational amplifier(OPAMP) utilizing an improved Miller compensation approach is adopted in this VGA design.The proposed VGA shows a 57 dB linear range.The DC offset cancellation(DCOC) loop is based on a continuous-time feedback that includes the Miller effect and a linear range operation MOS transistor to realize high-value capacitors and resistors to solve the DC offset problem,respectively.The proposed approach requires no external components and demonstrates excellent DCOC capability in measurement.Fabricated using SMIC 0.13μm CMOS technology,this VGA dissipates 4.5 mW from a 1.2 V supply voltage while occupying 0.58 mm~2 of chip area including bondpads.In addition,the DCOC circuit shows 500 Hz high pass cutoff frequency(HPCF) and the measured residual DC offset at the output of VGA is less than 2 mV. 相似文献
42.
一种应用于CMMB调谐器芯片的低功耗八阶椭圆低通滤波器 总被引：1，自引：1，他引：0
本文提出了一种应用于中国移动多媒体广播（CMMB）调谐器芯片的八阶有源RC椭圆低通滤波器（LPF）电路,其-3分贝转折频率（f-3dB）为1兆或4兆赫兹。滤波器的运算放大器（Op-Amps）设计采用了一种新颖的增益带宽积扩展技术,在实现滤波器两倍转折频率处71分贝的阻带衰减从而满足了CMMB标准所要求的高邻频抑制（ACR）的同时,单个通道工作于3伏电压时仅消耗2.8毫安电流,近一步减小滤波器的偏置电流至2毫安/通道时,测得其幅频响应在通带边缘的凸起仅为0.5分贝。滤波器的运算放大器还采用了经过优化的共模控制电路,使得在增加其共模抑制比（CMRR）的同时还能够有效抑制共模大信号干扰。测试结果表明滤波器的带内输入三阶交调点为128dBμVrms,带内共模抑制比大于80分贝。本文所提出的滤波器采用0.35微米锗硅BiCMOS工艺实现,芯片总面积为1.19平方毫米。 相似文献
43.
44.
K-best算法具有高性能、低复杂度的特点,是一种很有前途的MIMO数据检测技术。本文了提出一种新型的MIMO-OFDM K-best 检测器VLSI结构,其度量计算单元（MCU）通过预先确定各分支按照局部欧式距离的升序排列,按需将各条存活路径扩展至部分分支。展开后的分支通过一个分布式拣选器（Sorter）采用流水线方式快速拣选出新的存活路径。本文提出的结构,在16-QAM和64-QAM的调制方式下,相比传统结构能够分别减少50%和75%的运算量,从而明显降低了对硬件资源的需求。仿真结果表明,本文所提出的结构能够达到非常接近于传统K-best检测器的性能,从而为高速MIMO-OFDM 检测器的VLSI实现提供了一种高效的解决方案。 相似文献
45.
In this paper, a wide tuning range, low power CMOS automatic gain control (AGC) with a simple architecture is proposed. The proposed AGC is composed of variable gain amplifier (VGA), comparator and charge pump, and the dB-linear gain is controlled by charge pump. The AGC was implemented in a 0.18um CMOS technology. The dynamic range of the VGA is more than 55dB, the bandwidth is 30MHz and the gain error lower than ±1.5dB over the full temperature and gain ranges. It is designed for GPS application and is fed from a single 1.8V power supply. The AGC power consumption is less than 5mW and area of the AGC is 700*450um2. 相似文献
46.
提出了一种带有精准调谐结构的有源RC低通滤波器的设计方案,其截止频率为5MHz,并在0.18μm标准CMOS工艺线上流片得到验证.调谐精度达到（-1.24%, +2.16%) ,测试中得到验证.调谐系统所占芯片面积仅为主滤波器面积的1/4.调谐系统完成调谐功能后会自动关闭,降低了功耗以及对主滤波器的串扰.以50Ω作为源阻抗,滤波器带内3阶交调量（IIP3）好于16.1dBm.滤波器输入参考噪声为36μVrms.滤波器群延迟时间波动测试结果为24ns.滤波器功耗为3.6mW.带有这种调谐结构的滤波器容易被实现,可以用于很多无线低中频应用中,例如全球定位系统、全球通和码分多址等芯片系统中. 相似文献
47.
共源-共栅组态S2I电流存储单元及其性能 总被引：2，自引：1，他引：1
针对原型S2I开关电流存储单元性能上的一些弱点,提出了共源-共栅组态的S2I电流存储单元(简称CS2I)新结构,使其关键速度与精度性能得到较好的改善.相同器件尺寸下的S2I与CS2I单元电路相比,后者速度性能提高了1.6倍,两种电路结构同样应用于延迟单元和双采样双线性积分器功能部件的HSPICE仿真表明:CS2I方式组成的延迟单元的精度提高了5倍,双采样双线性积分器的三次谐波减少了15dB. 相似文献
48.
49.
提出并设计了-种基于CMOS工艺实现的高速高精度的单向隔离模拟开关,该开关用在高速两步法A/D转换器中使电路结构大为简化.通过对开关特性的理论分析与电路模拟,证明了这种模拟开关具有高速可控性,传输信号的精度优于先前研究的双极单向隔离模拟开关. 相似文献
50.