晶体管电路讲座(五)

六、晶体管在脉冲电路中的应用(一)晶体管的开关特性及瞬态响应图44表示晶体管在共基极连接时收集极的静态特性曲线,可以把它分成三个区域:1.截止区:对应于发射极电流I_g=O的下面部分,在这时发射精、收集枯均处于反向。 2.鲍和区:位于收集极电压>O的那一范圃内,这时要求发射桔、收集桔均处于正向。 3.技性区:位     

晶体管电路讲座(三)

(三)晶体管功率放大级功举放大级的作用是将电信号放大后供给负载(如扩音喇叭)以一定量的功率.它的设计必须使得在允许谐波系数及最大效率的条件下,放大级能给出最大可能的功率,而对它的放大系数的要求是次要的.考虑到放大级外部负载阻抗要与晶体管在确定工作状态下的最佳负载阻抗相匹配,级问宜用具有适当变换比的变压器耦合.在实际电路中由于晶体管共发射极连接时功率放大最强,故这种电路形式是常用的.     

晶体管电路讲座(一)

晶体管是一种固体电子器件,原指半导体三极管,但在国内由于同电子管相比照,亦兼指半导体二极管等器件.在1948年就有人发现原始的点接触型三极管有放大作用,可以代替电子管在电路中应用.到1951年就制成了面结型三极管.晶体管具有重量轻、体积小、耗电省、能在低电压下工作、机械性能好及寿命长等优点,能广泛应用于近代的电子计算机、自动控制、火箭、导航、无线电广播、通信等技术中,近年来发展极为迅速.目前晶体管的制作更进一步向微波、高速开关及微型组件等方向发展. 在本讲座中只简单介绍晶体管的基本工作原理及它的一些常用电路的特性. 一、晶体管的物理原理及特性     

晶体管电路讲座(六)

2.多谱振蕴器:电路示于图55,电路工作原理完全与电子管的相同.电路中由于电容C_1、C_2的作用只会出现暂稳状态,为使暂稳状态时总有一个管子处于饱和状态,则在电路设计中应满足:     

一种适用于数字视频编码器的高性能直接数字频率合成器

提出了一种适用于数字视频编码器的直接数字频率合成器 DDFS(Direct Digital Frequency Synthesizer)新结构 .通过采用相位截断噪声整形技术 ,使所需要的 ROM面积下降为传统结构的 1/ 8.同时采用了其它优化策略进一步减少了 ROM的面积 ,整个 DDFS仅需要 115 2 bit的 ROM.DDFS输出在 PAL 制式下信噪比为 6 9d B,NTSC制式下为 70 .7d B     

一种适用于数字视频编码器的高性能直接数字频率合成器

提出了一种适用于数字视频编码器的直接数字频率合成器DDFS(DirectDigitalFrequencySynthesizer)新结构.通过采用相位截断噪声整形技术,使所需要的ROM面积下降为传统结构的1/8.同时采用了其它优化策略进一步减少了ROM的面积,整个DDFS仅需要1152bit的ROM.DDFS输出在PAL制式下信噪比为69dB,NTSC制式下为70.7dB.     

MPEG专用IDCT处理器的优化设计

二维离散余弦逆变换 ( Inverse Discrete Cosine Transform,IDCT)是运动图象专家组( Moving Picture Expert Group,MPEG)视频解码器的重要模块之一 .提出了一种优化的二维IDCT超大规模集成电路 ( Very Large Scale Integrated Circuit,VLSI)实现结构 .利用 IDCT的矩阵乘法中固定系数的内在特点 ,采用公用表达式的方法 ,降低 IDCT实现规模 ,提高了电路的速度 .采用了 0 .6μm CMOS电路工艺 ,芯片面积约为 3.5mm× 3.5mm,速度可达 1 0 0 MHz     

MPEG专用IDCT处理器的优化设计

二维离散余弦逆变换(Inverse Discrete Cosine Transform,IDCT)是运动图象专家组(Moving Picture Expert Group,MPEG)视频解码器的重要模块之一.提出了一种优化的二维IDCT超大规模集成电路(Very Large Scale Integrated Circuit,VLSI)实现结构.利用IDCT的矩阵乘法中固定系数的内在特点,采用公用表达式的方法,降低IDCT实现规模,提高了电路的速度.采用了0.6μm CMOS电路工艺,芯片面积约为3.5mm×3.5mm,速度可达100MHz.     

利用PI技术实现Σ-Δ调制器的研究

提出了一种新的低通Σ－Δ调制器,该结构利用流水交叉（ＰＩ）技术对信号进行开采样和降采样,从而达到多路复用的目的。当把各路信号串联时,增加一些有限的电路就可以实现高阶的Σ－Δ调制器。     

用于调制频率合成器的5bit 4阶误差反馈ΔΣ调制器设计

针对频率合成器的高速数据调制应用,采用误差反馈结构,设计了一个用于直接ΔΣ调制频率合成器的5bit 4阶ΔΣ调制器.该结构能简化多bit量化器的设计,不会对调制输入信号产生采样延迟.通过在传递函数中引入两个极点,获得了比多环路级联结构更好的系统噪声性能.在电路实现上,采用CSD方法实现滤波器的系数相乘,并通过对系数共同项的优化,减少了系统的硬件消耗和功耗,取得了好的系统性能.