智能测控电路片上系统的设计与仿真

智能测量控制电路在工业测控及各类消费产品中应用极广,介绍了其基于8bit嵌入式微控制器的单芯片系统的设计及仿真。在单芯片内完成智能测控系统所需的数据调理、模数转换、用户按键输入、数码显示、控制量输出等功能。设计了基于FPGA的硬件仿真平台,验证了系统功能的正确性。本设计具有较强的通用性,可用于多种测控场合。     

基于IP核的电力系统监控装置SOC设计

介绍了一种基于IP核的电力系统监控装置,详细描述了该装置的IP核模块,并设计了基于FPGA的硬件仿真平台,验证了系统功能的正确性.提出了在硬件设计和IP核开发中所运用的关键技术.     

一种数模混合32 bit SoC功能验证平台的设计

针对SoC的功能验证需求,提出了一种基于32 bit CPU核的SoC功能验证平台.该平台集成了SoC功能验证流程,包括IP模块验证、软硬件协同验证、模数混合验证、验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、结果比较和分析及基于FPGA的硬件验证平台等.该验证平台已经成功应用于某混合信号SoC的设计.该芯片在0.18 μm CMOS工艺上进行了实现,工作频率为80 MHz、功耗为450 mW.该验证平台原理清晰,提高了功能验证的效率和自动程度,并对其它混合SoC设计具有一定的参考作用.     

用于高速串行收发器的低功耗静噪检测器

提出了一种基于0.13 μm CMOS工艺实现的低功耗静噪检测器,可应用于通用串行总线(USB)等高速串行数据链路。该静噪检测器包括电平转换器、比较器和输出检测器。电平转换器中,引入了基准电流源和电流镜,电源电压较传统电路降低20％以上。仿真结果表明,在1.35~1.65 V电源电压、0℃~70℃温度范围内,在480 Mbit/s输入数据速率下,静噪检测阈值电压的最大值、最小值分别为140 mV、106 mV。电路面积为0.036 mm²,功耗仅为3.7 mW@1.5 V。     

一种数模混合SoC的系统级后仿真验证平台

针对传统大规模数模混合SoC后仿真验证过慢的问题,提出了一种数模混合SoC系统级后仿真验证平台。该平台充分利用主流EDA工具,在传统Verilog-cdl后仿真验证平台的基础上,将原本网表中耗时长的模块用Verilog模型替换,使用Verilog-cdl-Verilog仿真方法,明显加快了仿真速度。从验证环境搭建、系统脚本设计、仿真接口设计三个方面详述了仿真平台的设计流程,并通过指令集功能的仿真实现,证明了平台的可行性和可靠性。该验证平台有助于缩短大规模数模混合SoC的开发周期。     

基于EPON系统的电力ONU模块设计

针对当前电力通信方式在稳定性与安全性方面的不足,设计了基于以太网无源光网络(EPON)系统的电力光网络单元(ONU)模块.采用电力ONU设备模块化的方法简化了电力通信的网络结构,采用电力ONU模块精简组合设计降低了成本.阐述了电力ONU模块的硬件设计实现方法,对主控芯片、光收发模块、数据存储模块以及外围电路进行了分析;软件部分给出了操作系统移植与应用程序设计流程.测试结果表明,电力ONU模块满足电力通信的要求.     

一种无线传感网网关的设计

文章设计了一种无线传感网络网关。该网关具有多网接入能力,可提供以太网、CDMA、WiFi和ZigBee四种不同的网络接入方式,同时实现网络之间的互联互通。网关的硬件平台分两个部分——核心板和底板——分别进行设计。核心板是一个最小嵌入式系统,包括处理器和存储器,其中处理器采用三星公司的S3C6410,最高速度可达667MHz,底板集成多种设备接口,便于与不同的外设和通讯模块连接。网关应用软件采用C语言在Linux系统下实现。     

基于无线传感网的多功能低功耗数据采集平台设计

针对有线数据传输方式成本高、布线不易等缺陷,采用以MC1322X为核心,设计实现了一套基于ZigBee技术的数据无线传输系统。系统由采集节点、路由节点、协调器节点和上位机监控软件组成。介绍了系统原理结构,详细阐述了系统的硬件设计、系统的软件流程图。测试结果表明,采集节点具备低功耗特性,系统能够进行实时可靠通信。     

SOC芯片DFT研究与设计

文章首先介绍了SOC系统的DFT设计背景和DFT的各种测试机理,包括基于功能的总线测试机理、基于边界扫描链的测试机理、基于插入扫描电路的测试机理以及基于存储器自测试的测试机理。然后以某专用SOC芯片为例提出了SOC电路的DFT系统构架设计和具体实现方法。主要包括：含有边界扫描BSD嵌入式处理器的边界扫描BSD设计,超过8条内嵌扫描链路的内部扫描SCAN设计,超过4个存储器硬IP的存储器自测试MBIST,以及基于嵌入式处理器总线的功能测试方法。最后提出了该SOC系统DFT设计的不足。