MPEG-4运动补偿的亚像素内插过程及其硬件实现

对MPEG-4视频解码标准中运动补偿的亚像素内插过程作了算法介绍，基于算法提出了一种1/4像素精度内插的硬件结构设计，包括整个内插过程内部的子模块功能划分、设计内部的数据交互存储以及主要运算部件的优化等，并对其内部核心计算部件八抽头FIR滤波器作了详细的结构介绍。采用了基于现场可编程门阵列（FPGA）的验证方法，整个设计在54 MHz时钟频率下可以实时完成格式为CCIR的图像内插过程，并给出了在ASIC设计工具下的综合规模（在2万门左右）。最后从算法和实现两个不同角度提出了内插过程的扩展建议。     

AVS视频解码器的一种结构设计与硬件实现

为了推动音视频编码标准（AVS）解码芯片产业的发展，提出了一种针对AVS视频标准基准档次4.0级别解码器的超大规模集成电路（VLSI）实现结构.通过分析实现复杂度，阐述了AVS视频解码器的总体框架、主要模块的功能及结构.解码器采用块级流水结构， 主要模块之间实现并行处理.同时根据AVS算法特点，给出了变长解码模块、反整数余弦变换模块和环路滤波模块的硬件实现结构.解码器在现场可编程门阵列（FPGA）上实现，并给出了各模块的FPGA资源占用情况.实现结果表明，该 AVS视频解码器实现结构能在54 MHz时钟频率下完成对25帧/s、720×576、4∶2∶0格式AVS码流的实时解码.     

大规模现场可编程门阵列（FPGA）开发系统电源设计研究

以Xilinx的FPGA为例，介绍了FPGA开发系统的电源要求和功耗，并给出了采用线性低压降(LDO)稳压器，DC／DC调整器，DC／DC控制器和电源模块等几种电源解决方案。     

H.264标准的特点及其改进研究

首先说明H．264标准中所采用的主要先进技术，然后对H．264标准的性能和复杂度进行分析，提出降低复杂度的方法，最后阐述视频编解码技术研究的方向和前景。     

MPEG-4视频解码器一致性测试

一个特定的profile&level的解码器需要通过MPEG-4标准第四部分中定义的测试过程才能被认为是一个一致性的解码器。对这个测试过程作了较为详细的介绍,给出了MPEG-4Advancedsimpleprofile1ASP@level5的解码器的测试方法和测试过程。     

DVD简介

计算机软硬件技术的发展，对光盘存储容量和读取速度提出了更高的要求，ＤＶＤ应运而生。本文首先介绍了ＤＶＤ的应用领域，然后阐述了ＤＶＤ盘片的特性和结构、ＤＶＤ的生产过程、编码技术及ＤＶＤ播放机的结构，最后介绍了ＤＶＤ的优越性及今后的发展前途。     

基于整数小波变换的Wiener插值算法

小波变换中高低分辨率子带之间的相似性使得利用小波变换进行图像插值的方法成为可能.根据数字图像信号的特点,分析了小波变化后各个子带信号的特点,提出了基于整数小波变换的Wiener插值算法.用Wiener自适应滤波器训练得到插值滤波系数,同时结合既符合图像性质又能减小运算量的整数双正交小波基对图像插值.结果得到较高的信噪比和较好的主观视觉效果.平均峰值信噪比比传统的双线性插值法提升了2.4dB.     

可重构视频编码综述

介绍了可重构视频编码(RVC)标准的研究背景,并着重阐述了可重构视频标准中的关键技术,同时简要概括了AVS标准在可重构视频中的发展,最后指出可重构视频尚需解决的一些问题.     

基于FPGA的可重构视频编码器设计

针对现场可编程门阵列（FPGA）平台,提出可重构视频编码（RVC）的硬件实现方案.为提高系统吞吐量和功能单元（FU）的可重用及可扩性,提出分层的、多颗粒度并存的、可重用的功能单元设计方法;为重构的简单性及降低实现复杂度,提出在功能单元之间采用不同的存储结构作为数据连接方式.最终实现支持H.264/AVC和AVS的全I帧可重构视频编码器.结果表明,该编码器在Xilinx Virtex-5 330上能够分别实现H.264/AVC标准下25帧及AVS标准下37帧1 920×1 080视频的实时编码,比2个标准单独的设计实现代价降低了33%.