排序方式： 共有75条查询结果，搜索用时 31 毫秒
31.
详细研究了一种基于薄埋氧层及三层顶层硅衬底(Triple-Layer Top Silicon,TLTS)的SOI高压LDMOS器件。该结构在SOI介质层上界面的顶层硅内引入一高浓度n+层,当器件处于反向阻断状态时,高浓度n+区部分耗尽,漏端界面处已耗尽n+层内的高浓度电离施主正电荷可增强介质层电场,所产生的附加电场将调制漂移区内的电场,防止器件在漏端界面处被提前击穿,从而可在较薄的埋氧层(BOX)上获得较高耐压。在0.4μm BOX上获得了624V的耐压。与几种SOI器件相比,所提出的TLTS LDMOS器件具有较高优值(FOM)。 相似文献
32.
本文提出了一种降低VDMOS导通电阻的新结构,从理论上分析了该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约22%,同时该新结构仅需要在原VDMOS器件版图的基础上增加一个埋层,工艺可加工性较强。把该结构用于一款200V耐压的N沟道VDMOS器件的仿真分析,器件元胞的比导通电阻降低了23%,采用三次外延四次埋层的制作方式,器件的比导通电阻可以降低33%,该新结构在条栅VDMOS研制方面具有广阔的应用前景。 相似文献
33.
34.
在利用分子束外延方法制备Si Ge p MOSFET中引入了低温Si技术.通过在Si缓冲层和Si Ge层之间加入低温Si层,提高了Si Ge层的弛豫度.当Ge主分为2 0 %时,利用低温Si技术生长的弛豫Si1 - x Gex 层的厚度由UHVCVD制备所需的数微米降至4 0 0 nm以内,AFM测试表明其表面均方粗糙度(RMS)小于1.0 2 nm.器件测试表明,与相同制备过程的体硅p MOSFET相比,空穴迁移率最大提高了2 5 % . 相似文献
35.
36.
37.
部分埋氧结构VDMOS器件的二维势模型 总被引：1，自引：0，他引：1
提出具有部分埋氧结构的功率VDMOS器件的二维势模型。借助场解析方法,首先划分该结构器件的工作区域,由边界连续条件,求解各区的泊松方程,建立部分埋氧结构VDMOS器件二维势分布的解析模型。分析结果表明,在漏端电压分别为100V和200V下,电势解析解与数值解误差分别小于3%和4.7%。VDMOS器件引入埋氧层能显著提高耐压,且部分埋氧层的长度对VDMOS器件的耐压影响大于埋氧层的宽度对耐压影响。 相似文献
38.
39.
40.