基于锎源的N沟道VDMOS器件单粒子效应研究

分析了N沟道VDMOS器件的单粒子辐射损伤机理和损伤模式,讨论了VDMOS器件的单粒子辐射加固措施。使用锎源,对采取了加固措施的一款200V高压N沟道VDMOS器件进行单粒子效应试验研究。对比分析了不同漏源电压和栅源电压以及不同真空度对VDMOS单粒子效应的影响,可为VDMOS器件的单粒子辐射加固、试验验证及应用提供参考。     

基于槽形结构的c-CESL应变95nm栅NMOSFET性能增强技术

本文针对应变NMOSFET提出了一种基于槽型结构的应力调制技术。该技术可以利用压应变的CESL（刻蚀阻挡层）来提升Si基NMOSFET的电学性能,而传统的CESL应变NMOSFET通常采用张应变CESL作为应力源。为研究该槽型结构对典型器件电学性能的影响,针对95 nm栅长应变NMOSFET进行了仿真。计算结果表明,当CESL应力为-2.5 GPa时,该槽型结构使沟道应变状态从对NMOSFET不利的压应变（-333 MPa）转变为有利的张应变（256 MPa）,从而使器件的输出电流和跨导均得到提升。该技术具有在应变CMOS中得到应用的潜力,提供了一种不同于双应力线（DSL）技术的新方案。     

一种光电探测器与信号处理器的单片集成器件

提出了一种180 V光电探测器与10 V BiCMOS信号处理器的单片光电集成器件。研究发现,器件中n⁺p结的高边缘电场值对探测效率的影响较大。利用Silvaco TCAD软件进行了仿真设计,研究了高边缘电场对该集成器件中光电探测器的关键参数的影响。引入金属场板,提高了探测效率。仿真结果表明,该单片集成器件实现了光电探测器与信号处理器的工艺兼容和电压兼容。对比未引入金属场板和引入金属场板的情况,在入射光波长为1.06 μm处,外量子效率分别为4.68%和36.3%,响应度分别为0.04 A·W-1·cm-2和0.31 A·W-1·cm-2。     

宇航VDMOS器件单粒子辐射加固技术综述

宇航用功率VDMOS器件是航天器电源系统中实现功率转换的核心元器件之一。针对航天器对宇航用功率VDMOS器件的发展需求,在总结国内外宇航用功率VDMOS器件产品及技术发展现状的基础上,对比分析了宇航用功率VDMOS器件在技术水平、系列化程度、长期可靠性和系统应用等方面存在的主要差距。对我国宇航用功率VDMOS器件的主要任务进行了展望。     

0.35 μm SiGe BiCMOS隔离深槽表面形貌研究

针对0.35 μm SiGe BiCMOS工艺,对隔离深槽表面形貌进行了研究。仿真及工艺结果表明,多晶硅回刻残留厚度h2、深槽顶部开口宽度Wtp以及刻蚀掩蔽氧化层残留厚度h3是影响深槽表面形貌的主要因素;当h2=220 nm,Wtp=0.7~0.9 μm,h3=150~200 nm时,获得了较好的深槽表面形貌,其隔离漏电流小于0.05 nA/μm,可用于0.35 μm SiGe BiCMOS工艺的隔离。     

等离子刻蚀铝硅铜表面质量控制技术研究

针对等离子刻蚀AlSiCu表面质量差、易被腐蚀、铜残留等问题,对采用等离子刻蚀的圆片进行烘焙以及使用混合溶液对圆片进行处理等方式,解决了AlSiCu腐蚀、铜残留以及表面发雾等圆片表面质量问题,得到了优化的AlSiCu刻蚀表面质量控制条件。使用优化刻蚀工艺条件,极大地提升了用AlSiCu作金属互连的模拟IC的表面镜检合格率,为其他金属互连的表面质量控制提供了参考。     

铁氧体驱动与双路功率MOS单片集成电路研究

介绍了一种集成低压铁氧体驱动器和功率MOS管的单片集成电路。其内建驱动器工作电压9 V,功率MOS管极限电压大于80 V,工作电流3 A。该电路内含D/A转换器、双路比较器、触发器和组合逻辑电路,以及过频过压保护等功能,采用键合SOI深槽的CMOS/LDMOS工艺制作。     

一种SiGe低噪声放大器测试基座的研究

对SiGe低噪声放大器(LNA)的测试技术进行了探索,开发出适合SiGe低噪声放大器的可插拔测试基座。通过对商业样品的增益G(S21)、增益平坦度、带宽、回波损耗(S11和S22)、反向隔离度(S12)1、dB压缩点(P1dB),三阶互调节点(IP3)和噪声系数(NF)等参数的测试,验证了测试系统的准确性。对所开发的单片SiGe低噪声放大器进行了测试,获得了准确的测试数据,准确表征了SiGe低噪声放大器的性能。     

A novel structure in reducing the on-resistance of a VDMOS

A novel structure of a VDMOS in reducing on-resistance is proposed.With this structure,the specific on-resistance value of the VDMOS is reduced by 22%of that of the traditional VDMOS structure as the breakdown voltage maintained the same value in theory,and there is only one additional mask in processing the new structure VDMOS,which is easily fabricated.With the TCAD tool,one 200 V N-channel VDMOS with the new structure is analyzed,and simulated results show that a specific on-resistance value will reduce by 23%,and the value by 33% will be realized when the device is fabricated in three epitaxies and four buried layers.The novel structure can be widely used in the strip-gate VDMOS area.     

一种改善功率VDMOS单粒子栅穿的新结构研究

本文分析了VDMOS器件在空间辐照环境中的单粒子栅穿机理,并基于这种机理提出了一种可以有效改善VDMOS器件单粒子栅穿的新结构。从理论上分析了该结构在改善VDMOS单粒子栅穿效应中的作用,仿真验证该结构可以提高SEGR阈值约120%,该结构在保证VDMOS器件击穿电压保持不变的前提下,可以降低VDMOS的比导通电阻约15.5%,同时该新结构仅需要在原VDMOS器件版图的基础上使用有源区的反版来代替有源区版,应用LOCOS技术实现厚氧化层来提高SEGR阈值,工艺可加工性较强。该新结构特别适用于对辐照环境中高压VDMOS器件的研制。