超薄栅n-MOSFETs热载流子寿命预测模型

对氧化层厚度为4和5nm的n-MOSFETs进行了沟道热载流子应力加速寿命实验,研究了饱和漏电流在热载流子应力下的退化.在饱和漏电流退化特性的基础上提出了电子流量模型,此模型适用于氧化层厚度为4 5nm或更薄的器件.     

测量Si/SiO2系统低界面态分布的MOS恒流准静态小信号技术

本文提出了用MOS恒流准静态小信号技术同时测量MOS的准静态电容、高频电容和半导体表面势的新方法。用此方法可以快速、准确地确定Si/SiO_2系统的低界面态密度分布。采用同步限幅差放技术,使界面态密度的测量灵敏度提高了一个量级。     

不同HALO掺杂剂量的超薄栅pMOSFET的退化

研究了热载流子应力下栅厚为2.1nm,栅长为0.135μm的pMOSFET中HALO掺杂剂量与器件的退化机制和参数退化的关系.实验发现,器件的退化机制对HALO掺杂剂量的改变不敏感,但是器件的线性漏电流、饱和漏电流、最大跨导的退化随着HALO掺杂剂量的增加而增加.实验同时发现,器件参数的退化不仅与载流子迁移率的退化、漏串联电阻增大有关,而且与阈值电压的退化和应力前阈值电压有关.     

一种新的MOS器件亚阈区表面势分析方法

本文根据MOS器件亚阈区转移特性国数强收敛的特点，提出了一种直接利用MOS器件转移特性确定亚阈区表面势的新方法．并讨论了界面馅饼的影响．研究结果表明，对于长沟器件，该方法的系统误差小于1．3％．与C－V法的对照实验表明，两者的结果偏差小于5％．     

利用直接隧穿弛豫谱技术对超薄栅MOS结构中栅缺陷的研究

给出了超薄栅MOS结构中直接隧穿弛豫谱(DTRS)技术的细节描述,同时在超薄栅氧化层(＜3nm)中给出了该技术的具体应用.通过该技术,超薄栅氧化层中明显的双峰现象被发现,这意味着在栅氧化层退化过程中存在着两种陷阱.更进一步的研究发现,直接隧穿应力下超薄栅氧化层(＜3nm)中的界面/氧化层陷阱的密度以及俘获截面小于FN 应力下厚氧化层(＞4nm)中界面/氧化层陷阱的密度和俘获截面,同时发现超薄氧化层中氧化层陷阱的矩心更靠近阳极界面.     

用于纳电子器件的超薄氮氧硅薄膜的软失效电导

研究了2.5nm超薄氮氧硅薄膜的软击穿电导特性. 统计实验结果表明，软失效电导和软失效时间与环境温度之间均遵从Arrhenius规则，而且软失效电导和软失效时间遵从一个反对称的规律. 它们源于同一个应力诱生缺陷导电机制.     

超薄SiO2软击穿后I-V特性的饱和性质

利用电子速度饱和概念和比例差值方法(proportional difference operator,PDO)研究了超薄SiO2在第一次软击穿以后栅电流随着栅电压的变化所呈现的饱和性质.实验证明了第一次软击穿以后栅电流随着栅电压变化的PDO谱峰位、峰高与电子在第一次软击穿通道中运动的饱和速度及饱和电流密度相关.基于缺陷散射机制,得到的第一次软击穿通道的横截面积与文献报导的结果一致.     

PN结电容微分量频谱

本文用单一能级深陷阱模型研究了含深陷阱中心的PN结电容(C)及其微分量((dC)/(dω))与频率(ω)的关系,得到了相应的解析式.理论分析结果表明:电容微分量是一个具有峰值的函数,其峰值、峰位与深陷阱密度及载流子发射时间常数相关.由此提供了一种利用PN结的 C-ω特性确定深陷阱参数的新方法.用此方法,在室温(300K)条件下,测定了 P~+N结中的金受主能级的俘获截面σ_?=(5.6±0.8)×10~(-16)cm~2.     

一种用于分离pMOS器件热载流子应力下氧化层陷阱电荷和界面陷阱电荷对阈值电压退化作用的方法

在电荷泵技术的基础上,提出了一种新的方法用于分离和确定氧化层陷阱电荷和界面陷阱电荷对pMOS器件热载流子应力下的阈值电压退化的作用,并且这种方法得到了实验的验证.结果表明对于pMOS器件退化存在三种机制:电子陷阱俘获、空穴陷阱俘获和界面陷阱产生.需要注意的是界面陷阱产生仍然是pMOS器件热载流子退化的主要机制,不过氧化层陷阱电荷的作用也不可忽视.     

一个适用于短沟HALO结构MOS器件的直接隧穿栅电流模型

对沟道长度从10μm到0.13μm,栅氧化层厚度为2.5nm的HALO结构nMOS器件的直接隧穿栅电流进行了研究,得到了一个适用于短沟道HALO结构MOS器件的直接隧穿栅电流模型.随着沟道尺寸的缩短,源/漏扩展区占据沟道的比例越来越大,源漏扩展区的影响不再可以忽略不计.文中考虑了源/漏扩展区对直接隧穿栅电流的影响,给出了适用于不同HALO掺杂剂量的超薄栅(2～4nm)短沟(0.13～0.25μm)nMOS器件的半经验直接隧穿栅电流模拟表达式.