排序方式: 共有114条查询结果,搜索用时 15 毫秒
51.
讨论了最差应力模式下(Vg=Vd/2)宽沟和窄沟器件的退化特性.随着器件沟道宽度降低可以观察到宽度增强的器件退化.不同沟道宽度pMOSFETs的主要退化机制是界面态产生.沟道增强的器件退化是由于沟道宽度增强的碰撞电离率.通过分析电流拥挤效应,阈值电压随沟道宽度的变化,速度饱和区特征长度的变化和HALO结构串联阻抗这些可能原因,得出沟道宽度增强的热载流子退化是由宽度降低导致器件阈值电压和串联阻抗降低的共同作用引起的. 相似文献
52.
研究了在软击穿后MOS晶体管特性的退化.在晶体管上加均匀的电压应力直到软击穿发生的过程中监控晶体管的参数.在软击穿后,输出特性和转移特性只有小的改变.在软击穿发生时,漏端的电流和域值电压的退化是连续变化的.但是,在软击穿时栅漏电流突然有大量的增加.对软击穿后的栅漏电流增量的分析表明,软击穿后的电流机制是FN隧穿,这是软击穿引起的氧化物的势垒高度降低造成的. 相似文献
53.
通过测量界面陷阱的产生,研究了超薄栅nMOS和pMOS器件在热载流子应力下的应力感应漏电流(SILC).在实验结果的基础上,发现对于不同器件类型(n沟和p沟)、不同沟道长度(1、0.5、0.275和0.135μm)、不同栅氧化层厚度(4和2.5nm),热载流子应力后的SILC产生和界面陷阱产生之间均存在线性关系.这些实验证据表明MOS器件减薄后,SILC的产生与界面陷阱关系非常密切. 相似文献
54.
在恒流应力条件下,用时间相关介质击穿(TDDB)特性,研究了Ar-O_2热生长SiO_2的时间相关击穿的电荷性质。研究结果表明:(1)相关击穿电荷(Q_(BD))不是常数,而是与氧化层电场强度(E_(OX))有关;(2)阳极相关击穿电场(E_(BD))近似为常数;(3)电场加速因子( β)不是常数,它亦不是与E_(OX)~(-2)成正比,而是呈更为复杂的电场依赖关系。 相似文献
55.
提出了一种新的基于电荷泵技术和直流电流法的改进方法,用于提取LDDn MOSFET沟道区与漏区的界面陷阱产生.这种方法对于初始样品以及热载流子应力退化后的样品都适用.采用这种方法可以准确地确定界面陷阱在沟道区与漏区的产生,从而有利于更深入地研究LDD结构器件的退化机制. 相似文献
56.
在最大衬底电流条件下(Vg=Vd/2),研究了不同氧化层厚度的表面沟道n-MOSFETs在热载流子应力下的退化.结果表明, Hu的寿命预测模型的两个关键参数m与n氧化层厚度有着密切关系.此外,和有着线性关系,尽管不同的氧化层厚度会引起不同的模型参数,但是如果对于不同厚度的氧化层,采用不同的m与n,Hu的模型仍然成立.在这个结果的基础上,Hu的寿命预测模型能用于更薄的氧化层. 相似文献
57.
在电荷泵技术的基础上,提出了一种新的方法用于分离和确定氧化层陷阱电荷和界面陷阱电荷对p MOS器件热载流子应力下的阈值电压退化的作用,并且这种方法得到了实验的验证.结果表明对于p MOS器件退化存在三种机制:电子陷阱俘获、空穴陷阱俘获和界面陷阱产生.需要注意的是界面陷阱产生仍然是p MOS器件热载流子退化的主要机制,不过氧化层陷阱电荷的作用也不可忽视. 相似文献
58.
本文讨论了差值取样数对氧化层电流弛豫谱(OCRS)分辨率与灵敏度的影响,给出了差值取样数七在实际分析过程中的最佳选择原则,研究了用计算机技术改善氧化层电流弛豫谱的灵敏度问题。 相似文献
59.
研究了不同厚度的超薄栅1.9nm到3.0 nm器件在恒压应力下的栅电流变化.实验结果显示应力诱导漏电流包括两个部分,一部分是由界面陷阱辅助隧穿引起的,另一部分是氧化物陷阱辅助隧穿引起的. 相似文献
60.
研究了热载流子应力下栅厚为2 .1nm ,栅长为0 .135μm的p MOSFET中HAL O掺杂剂量与器件的退化机制和参数退化的关系.实验发现,器件的退化机制对HAL O掺杂剂量的改变不敏感,但是器件的线性漏电流、饱和漏电流、最大跨导的退化随着HAL O掺杂剂量的增加而增加.实验同时发现,器件参数的退化不仅与载流子迁移率的退化、漏串联电阻增大有关,而且与阈值电压的退化和应力前阈值电压有关. 相似文献
|