射频/微波MEMS Shunt开关的开启时间研究

本文描述了射频／微波MEMS shunt开关的理论模型和数值结论.把可动薄膜的运动近似地模拟为作用在可动薄膜上的变静电力、弹力及空气阻力的单自由度阻尼振动.给出了典型MEMS shunt开关开启时间的数学表达式及数值计算值.根据可动膜厚、材料和几何结构参数不同,得到了典型的MEMS shunt开关的开启时间大约为1~40 μs.其计算值同文献[4]的值相符得很好.本文还讨论了该理论模型和数值计算的局限性.     

一种完全前馈式单环多位Σ-Δ调制器

采用0.18 μm CMOS工艺,设计了一款可用于UHF RFID阅读器芯片接收链路的Σ-Δ调制器。该调制器采用单环3阶4位量化结构,由开关电容电路实现。在过采样率为16的情况下,调制器能够处理大于-2 dBFS的输入信号,在1.5 MHz信号带宽内,达到12位以上的有效分辨率。整个调制器在3.3 V工作电压下消耗5 mA电流。     

一种用于流水线ADC的可调节多相时钟产生电路

设计了一种应用于10位80 MS/s流水线A/D转换器的可调节多相时钟产生电路.该电路采用一种电流镜结构,通过调节可变电阻的阻值来实现对单位延迟时间的精确控制.芯片采用IBM 0.13μm CMOS工艺实现,电源电压为2.5 V.在各种条件下仿真所得的最大延迟时间偏差为4%,时钟电路功耗为0.68 mW.仿真结果表明,该时钟产生电路适用于高速流水线A/D转换器.     

基于MATLAB的新型Pipeline ADC的建模和仿真

在MATLAB/Simulink的平台上,设计并实现了一种新的10 bit Pipeline ADC的系统仿真模型.针对2 bit,共9级的结构的精度不足以及4 bit首级结构的功耗较大的特点,提出了一种首级3 bit,共8级的结构.这种结构可以实现精度和功耗的平衡.经过系统仿真,在输入信号为10 MHz,采样时钟频率为40 MHz时,系统最大的SNR=60.36 dB,SFDR=82.177dB.创建的系统模型可为ADC系统中的误差和静态特性研究提供借鉴.     

便携式UHF RFID阅读器中发射前端电路设计

采用0.18μm CMOS工艺设计并制作了一款应用于便携式UHFRFID阅读器的射频发射前端电路。所设计的有源I/Q上混频器通过开关控制Q支路的信号输入,实现了EPC Global Class-1Gen-2协议中所要求3种调制方式;驱动放大器通过实现增益7级数字可调有效地预放大混频器的输出信号。在1.8V的电源电压下,测得阅读器前端电路的主要性能参数如下:上混频器的输入端P1dB,达到-14.9dBVrms,转换增益和噪声系数分别为3.18dB和13.20dB;驱动放大器的输出端P1dB在50Ω阻抗上达到3.5dBm,转换增益可调范围和噪声系数变化范围,分别为7.90～16.30dB和3.10～5.00dB。     

433 MHz ASK接收机中低噪声锁相环的设计

采用0.18 μm CMOS RF工艺,实现了一款用于433 MHz ASK接收机的低噪声锁相环.系统采用优化的电源组合和合理的版图布局避免模块间的噪声干扰;VCO模块运用LC滤波器、LDO调压器,结合开关电容阵列调谐技术,提高相位噪声性能;针对鉴频鉴相器和电荷泵的非线性问题进行详细讨论和优化,提高了线性度.测试结果表明,电源电压为3.3 V时,偏置电流为7 mA,中心频率为433 MHz,在频偏100 kHz和1 MHz处,相位噪声分别为-96.47 dBc/Hz和-126.96 dBc/Hz.     

RF MEMS开关在牺牲层工艺上的改进

通过对传统的RF MEMS开关采取在信号线上电镀桥墩、改进桥梁的形状以及在桥背面设计接触点的新颖方法,使得RF MEMS开关的下拉电压减小、开关时间缩短和可靠性提高.在工艺上,特别采用了对聚酰亚胺牺牲层进行全刻蚀和半刻蚀的改进加工流程来实现桥背面的接触点.测试结果表明:开关的下拉电压为28V,最低开关时间为0.8μs,开关寿命达7×105次,0～10GHz的插入损耗在0～0.5dB,隔离度为35～45dB.     

多端互连线网络布线时延的研究

互连线时延是集成电路设计中非常重要的影响因素。本文根据Elmore延迟模型推导出多端互连线的延迟估算公式，得出了在满足设计规则的前提下，多端互连线网络应尽量遵守的布线规则，即互连线之间不要有重叠，且从源点到每个终点都要走最短的曼哈顿路径。这种布线规则可以在不增加芯片面积的基础上使互连线时延减少，这对指导高速IC芯片的版图设计有重要的理论和实践指导意义。