多晶／单晶界面参数对发射区渡越时间影响的解析模型

在考虑了多晶／单晶之间界面氧化层的基础上，本文提出了一个新的多晶硅发射区双极晶体管发射区渡越时间的解析模型，用推导出的标志电荷存储机理的Ｓ因子详细分析了发射区渡越时间与多晶／单晶界面参数之间的关系，区分了支配ＲＣＡ器件和ＨＦ器件发射区渡越时间的不同电荷存储机理，得到了有关获得高性能多晶硅发射区双极晶体管的结论．     

大规模IR ROIC中列读出级的低功耗设计

本文提出了一种大规模面阵型红外读出电路列读出级的低功耗设计.当读出频率为4MHz时,通过采用输出总线预置技术和stand-by低功耗策略,与主从两级放大的列读出级相比,功耗从8.16mW降低到了0.8mW,节省了大约90%的功耗.在输出总线预置的结构中,ROIC一共有四条输出总线,轮流驱动输出缓冲器进行读出.当一个输出总线被读出时,其他三条总线上的数据则在准备之中.当列选择信号到来时,输出总线上不再有大信号SR过程,而只有小信号的重新建立过程.因此在同等建立时间的条件下,可以减小CSA的带宽和功耗.     

一种粒子探测器的CMOS读出电路设计

提出了新型的应用于粒子探测器CMOS读出电路中的电荷灵敏放大器和CR-(RC)n半高斯整形器的结构.电荷灵敏放大器采用多晶硅电阻做反馈来减小噪声,仿真发现与传统结构相比,在探测器电容高达150pF时,输入等效噪声电荷数由5036个电子减小到2381个,代价是输出摆幅减小了0.5V.在整形器中,MOS管电阻与多晶硅电阻串联,通过调节MOS管的栅压来改变阻值,以补偿工艺的偏差,在不明显降低线性度的情况下保证了时间常数能够比较精确控制.     

一种新型的具有稀疏化功能的半导体辐射探测器读出电路

提出了一种适用于半导体辐射探测器的全集成CMOS读出电路,该电路结合自触发方式,采用新型的稀疏化方法.当一个通道占用公共输出级时,其它通道的触发信号被延迟后再读出,从而减小了时间死区,降低误码率.除了这种稀疏化读出模式,电路还允许顺序读出,只要有一个通道触发,就依次读出所有通道的模拟电压和数字地址.该读出电路包括电荷灵敏放大器、脉冲成形器、峰值保持电路和数字控制部分,基于0.5μm DPTM CMOS工艺设计.一个四通道的试验芯片已交付加工.后仿真结果表明,正向工作时,该电路增益为79.3mV/fC,功耗为每通道4mW,线性度为99.92%.理论分析计算得出16通道,每通道粒子速率100k/s条件下,本文提出的稀疏化读出方法误码率约为2.5%,比常用的扫描方式降低了37%左右.     

非制冷微悬臂梁式红外焦平面探测器读出电路设计

针对非制冷微悬臂梁电容式红外探测器,设计了一款焦平面读出电路.根据电路噪声建模与分析,对电路进行了优化设计以抑制噪声.采用0.35μm的CMOS工艺设计,制造了16×16读出电路原型.测试结果表明,5V电源电压、50Hz帧频下电路总功耗为16.5mW,典型工作模式下线性度为99.2%,通道一致性大于97%,等效输入噪声电荷小于150e.     

一种可实现锁相环快速自校准的VCO子带选择电路

A novel voltage controlled oscillator （VCO） sub-band selection circuit to achieve fast phase locked loop （PLL） calibration is presented, which reduces the calibration time by measuring the period difference directly and accomplishing an efficient search for an optimum VCO sub-band. The sub-band selection circuit was implemented in a 0.18 μm CMOS logic process with a PLL using an 8 sub-band VCO. The measured calibration time is less than 3 μs in a VCO frequency range from 600 MHz to 2 GHz. The proposed circuit consumes 0.64 mA at most.     

新型低功耗128×128红外读出电路设计

文中介绍了一种新型的128×128红外读出电路中的低功耗设计，包括像素级和列读出级两部分。在像素级设计中，提出了一种新型四像素共用反馈放大器（ Quad-Share Buffered Injection, QSBDI）的结构：每个像素的平均功耗为500nW，放大器引入的功耗降低了30％，同时使像素FPN只来源于局部失配。列读出级采用新型主从两级放大列读出结构，其中主放大器完成电荷到电压的转换，从放大器驱动输出总线来满足一定的读出速度。通过SPICE仿真发现，与传统列电荷放大器结构相比，新型结构可节省60％的功耗。