基于Labwindows/CVI数据采集系统上位机软件的设计

为了能够完成大量多路信号的现场实时采集处理,对数据采集系统的上位机软件进行了设计,在Labwindows/CVI软件开发平台下,设计了人机交互界面,编写了背后实现程序代码以及USB总线通信函数动态库,实现了对多种环境和状态参数的采集和分析;文章重点介绍了为实现多种测试功能而采用的多线程、动态链接库关键技术,给出了功能测试结果,输入正弦波信号用上位机软件画图功能还原,结果波形光滑无毛刺,电压值误差很小;该软件性能稳定,满足实际需求。     

焊条工艺性能模糊综合评判

本文应用模糊数学原理建立了焊条工艺性能综合评判数学模型，用这种模型可以定量评价焊条工艺性能，而且具有比较严谨的科学性与合理性。     

基于时间交替采样技术的高速高精度ADC系统

介绍了一种基于时间交替采样结构的高速ADC系统,整个系统采用全数字方式实现时间交替采样技术,结构灵活多变。使用2片ADC芯片及外围电路、FPGA作为逻辑控制和数据接收缓存,来搭建时间交替ADC系统的硬件电路。其最高采样率可达400MSPS,采样精度为12位。通过分析时间交替ADC系统的原理及其通道误差特性,利用Matlab软件分析通道失配误差来源,对采集到的数据进行误差估计和校正     

基于改进MUSIC算法的二维DOA估计方法

提出了一种改进的二维MUSIC算法,该算法通过重构阵列接收数据协方差矩阵来降低入射信号源间的相关性,抑制信号子空间向噪声子空间的扩散,从而解决用MUSIC算法估计相干信号源到达方向(DOA)时的漏估计问题.该方法不仅对相关信号源的DOA估计有好的特性,也可以提高非相关信号源的DOA估计特性,而且计算量也没有大的增加.仿真试验证明了改进算法的有效性.     

一种高精度多通道数据采集存储电路的设计

为满足多路多种类信号高精度采样的需求,设计了一种基于FPGA的高精度多通道数据采集存储电路.设计采用新型的高精度Δ-∑模数转换器(Δ-ΣADC)对模拟信号进行采样转换,并给出了电路的硬件设计和控制逻辑设计.具体介绍了抗混叠滤波电路的设计,并详细分析了影响Δ-ΣADC采集精度的因素;设计采用FPGA作为主控芯片,实现对整体电路的逻辑控制.测试结果表明,设计实现了对16路模拟信号的高精度采集存储,满足实际需求.     

采样率可编程的数据采集器设计

针对数据采集设备采样率固定,通用性差的问题,提出了一种通过编程实现采样率可选择的数据采集器的设计方法。设计中应用开关电容滤波器,实现了截止频率可以改变的抗混叠滤波器设计。通过VHDL程序对采样、编帧方式的控制,实现了采样率可选的采集器设计。实验表明,采集器可选择1 ksample/s、5 ksample/s、10 ksample/s、25 ksample/s、50 ksample/s这5种采样率采集10 kHz以下的信号,具有实用价值和通用性。     

基于LVDS的高可靠性数据传输设计

针对高速长线数据传输中可靠性低的问题,提出了一种均衡可靠性和高速传输的设计.设计中以LVDS作为传输高速接口,FPGA作为逻辑控制芯片,在硬件电路上加入均衡电路和软件程序上采用正反差错编码方式两方面提高传输可靠性.对总体设计方案和各电路模块进行了详细介绍和分析,以及对程序的实现进行了描述.最后给出了设计的试验结果,验证了本设计的传输可靠性.