一种多接口电平输出频率综合器设计

针对目前不同芯片和设备之间接口电平标准不一样的问题,设计了一种多接口电平输出频率综合器。通过锁相环芯片产生1.6 GHz^3.2 GHz频段的信号,利用并行转串行芯片将锁相环产生的信号降频到FPGA能处理的频段,FPGA进行相应分频输出目标频率,最后通过电平转换电路调节信号的共差模电压实现目标电平输出。选择LVPECL、LVDS和+7 dBm 3种典型电平进行测试,测试结果表明,系统输出频率稳定,误差达到0.025%,转换电平的电压值误差最大为3.268 mV,满足系统设计要求。     

基于FPGA的通用PCM测试系统设计

遥测系统中,使用大量、种类繁多的数据综合设备将不同种类、不同通道的有用信息综合、编码为PCM流.为满足种类繁多的数据综合设备的测试需求,研制了基于FPGA的通用PCM测试系统,实现对具有不同码型、码速率、帧结构以及接口等的数据综合设备的功能测试.系统功能强大,使用灵活方便.     

宽输入全桥Buck-Boost变换器控制策略研究

针对全桥Buck-Boost(FBBB)变换器在宽输入电压范围内高散热需求、低效率、可靠性差等问题,提出了一种宽输入FBBB变换器多模式控制策略。该策略根据输入电压与输出电压的关系确定变换器的工作模式,采用平均电流控制与双沿调制、移相控制相结合的方式,实现FBBB变换器在降压、升压和升降压模式之间平滑过渡,变换器工作在有效占空比区间,对电感电流进行有效控制,确保变换器安全可靠工作。使用Type-Ⅲ型补偿网络来改善控制环路,实现高精度输出和快速动态响应。最后通过搭建仿真模型,验证了其正确性和有效性。     

基于FPGA+PWM的多路信号发生器设计

基于运放的信号发生器精度低且稳定性和可调节性差,而基于DDS的信号发生器则成本高、电路复杂。为此提出了基于FPGA+PWM的多路信号发生器设计方法。该方法硬件上无需DAC与多路模拟开关,由FPGA产生调制输出波形信号所需的PWM脉冲波,经二阶低通滤波和放大电路后即可得到所需波形信号。实验证明,该多路信号发生器幅值分辨率高,频率精度高,且具有良好的直流性能,各通道可独立产生三角波、锯齿波、正弦波、方波且输出稳定。且其成本低,设计灵活,可扩展性强,可应用于各种场合。     

基于单片机+CPLD控制的多路可变频率脉冲发生器设计

单片机和复杂可编程逻辑器件(CPLD)的组合使用在现代电子设计中发挥着重要作用,本文介绍了一种基于单片机和CPLD控制的多路可变频率脉冲发生器,主要对其硬件部分做了详细的分析,该发生器已经通过了联试,效果良好.     

基于LVDS的远程数据传输系统

针对高速远距离数据传输的要求,设计了一种基于LVDS的远程数据传输系统.系统包括远程传输模块和光电转接模块,采用双绞线传输与光纤传输相结合的方式,实现远程数据传输的功能.系统采用FPGA作为主控芯片,使用电缆驱动芯片和高速串行数字接口自适应电缆均衡器来增强双绞线和光纤的驱动能力,大大提高了LVDS数据远距离传输能力.     

改进小波包阈值算法在振动信号去噪中的应用

针对传统小波包降噪只考虑加性噪声,而无法去除乘性噪声的问题,提出了一种基于小波包系数阈值降噪的改进算法。该算法通过两次小波包分解和重构对信号降噪,第一次按照传统小波包去噪法去除加性噪声;第二次将分解后的小波包系数进行对数运算并采用阈值去噪法消除信号中乘性噪声。将改进算法应用于火箭发射塔架层2的振动信号去噪中。实验表明,改进算法相比于传统算法信噪比提高了2.2dB,且均方根误差降低;结合傅里叶变换,改进算法较好地保留了原始信号的能量特征及细节特征,为发射塔架在发射过程中承受的振动强度评估提供依据。     

一种用于频率估算的USB3.0高速数据传输系统

针对振动分析和阵列信号处理等领域对高精度频率测量的需求,设计了一种可用于高精度频率估算的USB3.0高速数据传输系统。该系统以FPGA为系统主控制器,以EZ_USB FX3为USB3.0外设控制器和传输媒介,FPGA内部的时序控制逻辑设计有效避免了对USB局部标志的的使用,突破了水印值设置对数据传输速率的限制,最高传输速率可达193.9MB/s。PC机端获取源频率数据后可通过基于全相位时移相位差法的估计算法进行高精度频率估计,其测算结果达到了16位10进制数,对高精度频率测量系统的设计实现具有一定的工程应用价值。