系统级封装技术方兴未艾

本文论述系统级封装SiP与系统级芯片SoC的比较优势，重点介绍叠片式封装和晶圆级封装技术如何有效提高封装密度并解决了传统封装面临的带宽、互连延迟、功耗和总线性能等方面的难题。     

射频系统的系统级封装

论述了高速数据处理和高密度封装技术的特点及对射频系统封装的特殊要求,介绍了射频系统封装的基本技术和一种包含LNA、PPA、滤波器及天线开关的射频系统级封装模块.概述了射频系统级封装的设计、仿真和测试的方法和步骤.     

MEXTRAM 504模型及其对SiGe HBT的模拟

针对传统SGP模型的不足,介绍了一种新型的BJT模型MEXTRAM 504及其等效电路,与传统模型相比。MEX-TRAM显示了极高的准确度。由于特别增加了描述基区缓变和基区载流子复合的两个参数,使MAXTRAM适合模拟加入SiGe工艺技术的HBT,模拟曲线与Medici的模拟相当吻合,为射频器件设计和电路模拟奠定了良好的基础。     

系统级封装技术综述

介绍了系统级封装SiP如何将多块集成电路芯片和其他的分立元件集成在同一个封装内,有效解决了传统封装面临的带宽、互连延迟、功耗和集成度方面的难题.同时将SiP与系统级芯片SoC相比较,指出各自的特点和发展趋势.     

高校集成电路设计人才培养的思考

微电子技术和集成电路行业已经成为高科技信息化发展的重要基础,IC设计是整个IC产业的龙头,发展IC设计业,智力和人才是关键.因此,高校应该加强对IC设计人才培养问题的研究.既要培养具有微电子、系统整机知识兼备的复合型人才,还应注重对实践能力、创新能力的培养.     

用聚酰亚胺改善POSFET超声传感器的性能

用聚酰亚胺垫高ＰＶＤＦ－ＭＯＳＦＥＴ超声传感器的扩展栅电极，当ＰＩ厚度大于５μｍ时，扩展栅电容减少到原来的１／６以下，传感器的灵敏度可提高１１．３ｄＢ，讨论了ＰＩ工艺膜的制备和亚胺化温度对ＰＩ膜厚的介电系数的影响。     

基于Verilog HDL的全功能UART IP核的设计与实现

随着IC设计技术的发展,IP已经成为S0C设计的关键技术,利用已有IP可大大提高SOC设计的效率和能力.本文通过使用Verilog HDL设计UART(通用异步收发报机)的IP核,说明了IP设计的大体流程以及IP在日后IC设计中的重要作用.     

嵌入式微处理器接口总线控制器的CPLD设计

介绍了用复杂可编制逻辑器件（CPLD）来实现嵌入式微处理器（MCU）和DSP处理器之间端口数据总线逻辑控制电路的设计,给出了接口数据总线逻辑的设计电路和部分仿真结果,证明本文采用的系统结构具有设计灵活、设计开发周期短的优点。     

基于Verilog HDL的全功能UART IP核的设计与实习

随着IC设计技术的发展，IP已经成为SOC设计的关键技术，利用已有IP可大大提高SOC设计的效率和能力。本文通过使用Vernog HDL设计UART(通用异步收发报机)的IP核，说明了IP设计的大体流程以及IP在日后IC设计中的重要作用。     

用于测试SDRAM控制器的PDMA

设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA)，把设计的PDMA作为IP软核，在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上，建立基于FPGA的测试平台进行硬件测试验证。结果表明，板上PDMA工作频率66MHz，达到快速访问的设计要求。PDMA仿真了多个IP与SDRAM的数据交换，并且建立在通用的PCI环境下。因此本设计方法和建立的仿真测试环境可用于不同的IP，是解决不同IP开发中十分重要的仿真测试方案，大大缩短了IP开发的测试和验证的时间，对于发展IP软核有重要意义。