槽栅结构对小尺寸MOS器件特性的影响

基于流体动力学能量传输模型，研究了深亚微米槽栅结构MOSFET对小尺寸效应的影响，并与相应平面器件的特性进行了比较。研究结果表明，由于栅介质拐角效应的存在，槽栅结构在深亚微米区域能够很好地抑制小尺寸带来的短沟道效应、漏感应势垒降低等效应，且很好地降低了亚阈特性的退化，器件具有较好的输出特性和转移特性。     

基于IP核的8位微控制器设计

设计能力和工艺集成能力之间差距的不断扩大阻碍了片上系统的有效开发,为此必须提高设计人员的设计能力,降低产品开发周期和成本.利用IP参数化技术,把设计重用方法应用于8位微控制器设计,提出了基于IP核重用的8位微控制器设计方法,重用开发人力消耗节约70%,显著提高了设计效率,并通过实际微控制器系列设计实例阐述了该设计方法的实施和IP核复用策略.     

F等离子体处理 AlGaN/GaN HEMT击穿电压和电流崩塌研究

F等离子体处理工艺被广泛的应用于 AlGaN/GaN HEMT增强型器件的研制和栅前处理工艺。本文研究了低功率F处理 AlGaN/GaN HEMT的击穿特性和电流崩塌特性。随着F处理时间的增加,饱和电流下降,阈值电压正向移动。对不同F处理时间的器件肖特基特性分析后发现,120s的F处理后器件栅泄漏电流明显减小,器件击穿电压提高,当F处理时间大于120s后,由于长时间F处理带来的损伤器件栅泄漏电流没有继续减小。采用不同偏置下的双脉冲测试对不同F处理时间的电流崩塌特性进行了研究,低功率F处理后没有发现明显的电流崩塌现象。     

TLP应力下深亚微米GGNMOSFET特性的仿真

对TLP(传输线脉冲)应力下深亚微米GGNMOS器件的特性和失效机理进行了仿真研究. 分析表明，在TLP应力下，栅串接电阻减小了保护结构漏端的峰值电压；栅漏交迭区电容的存在使得脉冲上升沿加强了栅漏交叠区的电场，栅氧化层电场随着TLP应力的上升沿减小而不断增大，这会导致栅氧化层的提前击穿. 仿真显示，栅漏交迭区的电容和栅串接电阻对GGNMOS保护器件的开启特性和ESD耐压的影响是巨大的. 该工作为以后的TLP测试和标准化提供了依据和参考.     

LDD-CMOS中ESD及其相关机理

LDD工艺是CMOS集成电路进入亚微米后应用最广泛的技术,该技术很好地改善了沟道电场分布,避免了在器件漏端的强场效应,在可靠性方面明显地提高器件及电路的热载流子寿命.然而,LDD结构的抗ESD的能力却大大降低了.文中通过实验和分析,研究了在ESD过程中,LDDgg nMOS器件的Snapback对器件潜在损伤的影响,尤其对热载流子效应的影响     

增强型AlGaN/GaN/AlGaN双异质结槽栅HEMT研究

为了在获得高击穿电压的同时实现增强型器件,对AlGaN/GaN/AlGaN双异质结HEMT进行了栅槽刻蚀,得到阈值电压为0.6 V的增强型HEMT。对器件特性的变化机理进行了分析,发现刻蚀引入的陷阱态使器件的击穿性能降低。采用变频电导法,定量研究了反应离子刻蚀在AlGaN/GaN/AlGaN双异质结HEMT中引入的陷阱态。研究表明,刻蚀工艺在双异质结HEMT中引入了大量的浅能级陷阱,这些陷阱的能级主要分布在0.36~0.40 eV。     

用原子力显微镜和扫描电镜研究GaN外延层中的位错腐蚀坑

用原子力显微镜和扫描电镜相结合的方法表征了KOH腐蚀后的Si掺杂GaN外延层中的位错腐蚀坑.根据腐蚀坑的不同形状和在表面的特定位置可将其分成三种类型,它们的起源可由一个关于腐蚀机制的模型加以解释.纯螺位错易于沿着由它结束的表面阶梯被腐蚀,形成一个小的Ga极性面以阻止进一步的纵向腐蚀,因而其腐蚀坑是位于两个表面阶梯交结处的截底倒六棱椎.纯刃位错易于沿位错线被腐蚀,因而其腐蚀坑是沿着表面阶梯分布的尖底倒六棱椎.极性在GaN的腐蚀过程中起了重要作用.     

静电掺杂对具有实际源漏接触的类MOS碳纳米管场效应管性能的改善

由于导电沟道-源/漏电极界面处可能发生的载流子带间隧穿,传统类MOS碳纳米管场效应管呈现出双极性传输特性,极大影响器件性能。为减小MOS碳纳米管场效应管的双极性传输特性,本文提出了一种基于静电掺杂策略的器件设计方法,并考虑了特种源漏电极接触情况。基于非平衡格林函数的研究结果表明,通过合理选取调节电压,即使源漏电极为肖特基接触,该策略不仅能减小器件的双极性传输特性,而且能有效提高其亚阈值性能。这对降低系统功耗、提高系统频率十分有利。进一步研究表明,该策略所获得的器件性能提高与调节电压的选取密切相关,因此在实际应用中应合理选取调节电压值以获得频率、静态功耗、动态功耗间的最佳折中。     

衬底热空穴注入下的薄栅氧化层击穿特性

利用衬底热空穴 (SHH)注入技术 ,分别定量研究了热电子和空穴注入对薄栅氧化层击穿的影响 ,讨论了不同应力条件下的阈值电压变化 .阈值电压的漂移表明是正电荷陷入氧化层中 ,而热电子的存在是氧化层击穿的必要条件 .把阳极空穴注入模型和电子陷阱产生模型统一起来 ,提出了薄栅氧化层的击穿是与电子导致的空穴陷阱相关的 .研究结果表明薄栅氧化层击穿的限制因素依赖于注入热电子量和空穴量的平衡 .认为栅氧化层的击穿是一个两步过程 .第一步是注入的热电子打断 Si— O键 ,产生悬挂键充当空穴陷阱中心 ,第二步是空穴被陷阱俘获 ,在氧化层中产生导电通路     

功率合成电路在氮化镓放大器中的应用

针对氮化镓大功率放大器,由于传统1/4λ枝节线的电桥互耦造成放大器的直流自激和低频自激,在传统1/4λ传输枝节的Wilkinson电桥的基础上,结合氮化镓器件尺寸,设计出以3/4λ传输枝节的Wilkinson电桥为功率分配器/合成器。其输出端口尺寸为27.2mm。在8GHz～9GHz内,插入损耗<1dB,输出端口隔离度>14dB,端口回波损耗>9dB。利用实验室自制的SiC材料衬底的2.5mm栅宽GaN HEMT器件为放大单元,设计完成了两路合成放大器,在8GHz连续波条件下,放大器饱和输出功率为41.46dBm,合成效率为82.3%。通过分析发现,放大器合成效率的下降主要是由每路放大单元特性不一致和功率合成网络损耗所造成的。