26万色TFT-LCD单片集成驱动芯片的Top-Down设计

提出了应用于TFT-LCD单片集成驱动芯片的Top-down设计技术,并成功开发了一款26万色、176RGB×220分辨率的TFT-LCD驱动芯片.该芯片是典型的混合信号超大规模集成电路芯片,采用0.18μm HV CMOS工艺制造.在26万色显示模式下,芯片的静态功耗是5mW,输出驱动电压的建立时间(0.2%误差范围内)小于26pμs.     

TFT-LCD驱动芯片的二级驱动电路

针对单芯片集成的TFT-LCD驱动芯片的特性,提出了在γ校正电路中加入两级驱动Buffef的驱动电路结构,以及提高其驱动能力的有效措施.对于具有13个驱动buffer的二级驱动电路,当由一个灰度电压驱动全部396个像素单元时,驱动电压的最大安定时间约为19.2μs;静态消耗电流为518μA,与传统的64个驱动buffer电路相比,其功耗减小了77%.本文的设计结果已成功应用于132RGB×176分辨率、26万色彩色显示手机用TFT-LCD驱动芯片中,其也可用于PDA、数码相机等其他便携电子设备的显示驱动.     

手机用TFT-LCD驱动芯片内置SRAM的研究与设计

内置单端口SRAM是单片集成的TFT-LCD驱动控制电路芯片中的重要模块,主要功能是存储CPU送来的一帧画面的显示图像数据以及输出数据到显示单元,其主要性能指标是存储速度和消耗功率。文章讨论了内置SRAM的分块存储结构,阐述了SRAM存储单元的设计方法。在预充电路的设计中采用了分块预充机制,既节省了功耗又保证了预充时间,同时提出了预充时位线电荷再利用设计方案,使得预充电功耗降低了1/2左右。采用0.25μmCMOS工艺设计并实现了TFT-LCD驱动控制电路芯片中的SRAM模块,其容量为418kbits。NanoSim仿真结果表明,SRAM存储单元的读写时间小于8ns,当访存时钟频率为3.8MHz时,静态功耗为0.9mW,动态功耗小于3mW。     

TFT-LCD驱动控制电路芯片研究

研制成功一款彩屏手机用262144色132RGB×176-dot分辨率TFT-LCD单片集成驱动控制电路芯片,提出了基于低/中/高混合电压工艺、数模混合信号VLSI显示驱动芯片的设计及其验证方法,开发了SRAM访问时序冲突解决电路、二级输出驱动电路和动态负载补偿输出缓冲电路等新型电路结构,有效减小了电路的功耗和面积,抑制了回馈电压的影响,提高了液晶显示画面质量。采用0.25μm混合电压CMOS工艺实现的工程样片一次性流片成功,整个芯片的静态功耗约为5mW,输出灰度电压的安定时间小于30μs,芯片性能指标均达到设计要求。     

基于硅光电倍增管的PET前端读出ASIC设计

针对SPM探测器的特点,采用TSMC 0.18μm CMOS工艺,设计了基于SPM的PET前端读出ASIC芯片,包括RGC前置放大器、积分器、整形器、采样保持电路等能量测量电路,以及鉴别器、单稳态电路等时间测量电路.Hspice仿真结果表明,该电路能够完成对SPM探测器输出信号的读出和处理功能,满足PET系统设计要求.     

高增益超宽带低噪声放大器设计研究

设计了一种适用于3.1～ 5 GHz的超宽带(UWB)低噪声放大器(LNA).该LNA具有平展高增益特性.设计采用两级结构,每一级采用不同的谐振负载,第一级谐振频率为3.1 GHz,第二级为5 GHz,进而产生平展高增益.设计中,采用前馈技术消除输入MOS管的沟道热噪声.电路采用65 nm CMOS工艺实现.测试结果表明,该LNA增益高达21.3 dB,功耗仅为8 mW.     

用于CMOS图像传感器内置流水线ADC的采样/保持电路

设计了用于CMOS图像传感器内置流水线ADC的采样/保持电路,该电路具有10位采样精度和50 MHz采样速率,采用开关电容电荷重分布式结构,加入图像传感器的黑光校准功能。放大器采用全差分套筒式共源共栅增益增强型结构,保证了所需的增益和带宽。电路采用0.18μmCMOS工艺实现。HSPICE仿真结果表明,电路可在5 ns内达到0.05%的精度;对于24.0218 MHz、±0.5 V摆幅的正弦输入信号,SNDR和SFDR分别达到62.47 dB和63.73 dB,满足系统要求。     

用于威尔金森A/D转换器的高速高精度比较器

提出了一种用于威尔金森(Wilkinson) A/D转换器(ADC)的高速高精度比较器的设计方法.该比较器由三级预放大器和一级输出放大器组成,采用开环结构和多级级联的形式,以满足增益和速度的要求.为了消除失调电压对电路的影响,采用输出失调消除技术进行失调电压校正.采用3.3 V TSMC 0.18 μm CMOS工艺完成电路设计.Spectre仿真结果表明,在1 MHz最高采样频率下,该比较器的分辨率达到0.4 mV,传输延迟小于20 ns,满足12位Wilkinson ADC的要求.     

CZT探测器低噪声读出电路设计

采用TSMC 0.35 μm CMOS工艺,设计了CZT探测器低噪声读出电路链和一款多通道能量读出ASIC,该电路将应用于8×8 CZT像素探测器的能量读出.给出了系统框图及低噪声能量读出电路链,分析了低噪声技术策略.实验结果表明,能量分辨范围为20 keV～4 MeV,等效噪声电荷(ENC)小于150个电子,电荷转电压增益为9.2 V/pC,非线性度小于3％,多通道串扰小于10个电子,满足设计需求.