双沟平面掩埋结构SLD的液相外延生长及漏电分析

对液相外延生长的双沟平面掩埋异质结（DCPBH）结构超辐射发光二极管（SLD）双沟内漏电现象进行了理论分析与定量计算。在此基础上通过优化外延结构设计与液相生长参数,得到了电流限制较理想的DCPBH结构。     

激光诱导击穿光谱技术研究的新进展

激光诱导击穿光谱技术（LIBS）是一种基于原子发射光谱学的物质组分分析技术。随着激光技术和光学检测技术的发展,激光诱导击穿光谱技术已经成为光谱学领域的研究热点。尤其是近几年,LIBS技术发展迅速,涌现出多种LIBS的激发和探测新技术。在光谱激发方面,出现了如飞秒激光及飞秒激光大气中长距离成丝诱导击穿光谱技术,双脉冲激光诱导击穿光谱技术等。在光谱探测方面,出现了时间分辨激光诱导击穿光谱技术,偏振分辨激光诱导击穿光谱技术等。本文将对这几种LIBS中所出现的新技术进行介绍并给出LIBS技术的发展趋势。     

电流模式BUCK型驱动电路斜率补偿研究

介绍了电流模式开关电源的原理和特点。针对电流模式下会引起振荡的现象,分析了系统不稳定的原因,论述了占空比、电感平均电流与系统不稳定之间的关系。并论述了通过斜率补偿解决系统振荡的基本原理。设计了一款基于max16834驱动芯片的高边降压型电路,给出了斜率补偿设计实例。实验结果表明,斜率补偿增强了系统的抗干扰性并提高了系统的稳定性。     

一个基于扫描方法的DFT设计与实现

DFT技术已经成为集成电路设计的一个重要组成部分.详细介绍了基于扫描测试的DFT原理和实现步骤,并对一个32位FIFO存储器电路实例进行扫描设计.根据扫描链的特点和电路多时钟域问题,采用了三种设计方案,整个流程包括了行为级Verilog代码的修改、扫描设计综合以及自动测试模板产生(ATPG).对不同的设计方案给出了相应的故障覆盖率,并对生成的模板进行压缩优化,减少了测试仿真时间.最后分析了导致故障覆盖率不同的一些因素和设计中的综合考虑.     

空间复用系统在相关信道下的两步选择天线算法

针对采用贝尔实验室垂直分层空时(V-BLAST)检测算法的空间复用系统存在信道相关的问题,提出一种新的两步选择发射天线的准则,首先利用信道矩阵奇异值确定有效发射天线数,然后根据最低检测后信噪比确定发射天线和子数据流之间的映射关系.仿真结果表明两步选择准则能获得比已有算法更高的选择增益,此外还分析并仿真了天线间距和角度扩展对符号向量错误概率的影响.     

PDH/SDH通信网中抖动发生及检测方法

采用DDS作为低频可控调制信号源对高频时钟信号进行调制,产生可控抖动信号源,利于锁相环技术对抖动信号进行检测和测量.实践证明,该设计方案被成功应用于PDH/SDH数字传输分析仪的抖动测试电路中,电路性能优异.     

基于Verilog HDL语言的CAN总线控制器设计及验证

在此利用Verilog HDL设计了一款CAN总线控制器,首先根据协议把整个CAN总线控制器划分为接口逻辑管理、寄存器逻辑和CAN核心模块3个模块,然后用Verilog HDL硬件描述语言设计了各个功能模块,并使用Modelsim软件对各个模块的功能进行了仿真,最后使用FPGA芯片对设计的CAN总线控制器验证,并连接了一个包含该FPGA CAN总线控制器的4节点CAN总线网络。测试结果表明所设计的CAN总线控制器能够完成设定的功能。     

一种基于Gm-C的高Q值模拟中频带通滤波器设计与实现

设计并实现了一种基于Gm-C二次节(Biquad)结构的6阶切比雪夫Ⅰ型模拟中频带通滤波器,中心频率为46MHz,带宽为2.046MHz.其中Biquad结构中加入了负阻抗单元,增加输出阻抗,实现滤波器的高Q值(品质因数).跨导放大器(Operational transconductance amplifier,OTA)单元使用源极负反馈技术,优化了OTA的线性性能.整个滤波器电路采用0.35μm CMOS工艺实现.经过仿真验证,滤波器的通带纹波是2.704dB,1.5倍带宽处衰减大于21dB.在3.3V电源电压情况下,滤波器的总电流消耗为8.87mA.     

基于强化学习的多机器人避碰算法研究

采用强化学习解决多机器人避碰问题。然后针对表格式Q学习算法只能用于离散的状态并且学习时间过长,难以收敛的不足,提出了神经网络和Q学习相结合的算法。最后将该算法应用到多机器人避碰问题中,仿真实验表明该算法有效,能较好地解决多机器人避碰问题。     

一种解析与执行联动的SDN可编程数据平面

当前互联网技术发展迅速,新型网络协议的不断出现,要求网络转发设备能够及时提供对新协议的支持.目前,软件定义网络要兼顾可编程协议解析和数据转发性能仍然面临诸多困难.对此,本文提出了基于解析和执行联动结构的可编程数据平面（CLIPE）,通过在硬件的解析器上部署用户可定义模块,可实时更新硬件中解析逻辑中的协议多叉树,从而实现协议解析的用户定制性;并且,通过解析器和动作执行器联动的创新结构,减少了整个处理架构的冗余性,从而减小动作执行时延,提高了硬件资源利用率,与现有方案相比,节约了11%的逻辑资源和24%的BRAM资源.最后,本文基于NetFPGA-10G板卡完成了本方案的原型机实现.