BESⅢ飞行时间电子学电荷测量电路的温度补偿

介绍了一种利用补偿二极管实现的,针对非门控积分电路的温度补偿方法,它已成功地应用于BESⅢ飞行时间电子学的电荷测量电路中.经测试,采用该补偿方案后,对于30℃-50℃范围内的温度变化,和200mV到5000mV的输入信号动态范围,电荷测量电路的温度系数约0.6mV/℃,远好于补偿前的性能,且满足BESⅢ工程设计指标.     

液相色谱／质谱对动物源性食品中残留抗生素的检测

食品中残留的抗生素可能对人体产生危害,所以目前许多国家的公共卫生机构使用质谱法检测在动物源性食品中抗生素药物残留。从样品前处理、动物源性食品中不同类型抗生素残留检测等方面对液相色谱／质谱技术进行了分析讨论,并对此技术的发展前景进行了展望。     

PP/nano-ATH复合材料性能研究

采用熔融共混法制备出聚丙烯(PP)/纳米氢氧化铝(nano-ATH)复合材料,研究了nano-ATH的用量对复合材料力学性能和阻燃性能的影响。结果表明,随着nano-ATH用量的增加,PP/nano-ATH复合材料的冲击强度和拉伸强度均呈现先增加后降低的趋势,而弯曲模量呈增加趋势,且nano-ATH的加入,有助于改善PP的阻燃性能。     

BESⅢ TOF子触发系统击中信息多通道串行同步传输方法

为了获得抗干扰、抗辐射能力强的远距离数据传输,在第三代北京谱仪BESⅢ工程的TOF前端电子学与TOF子触发系统之间采用了光纤传输方案。同时为了节省空间,在发送端对并行数据进行并串转换然后传送串行数据。然而接收端串并恢复的过程中会存在每次上电同步后转换延时不确定性的现象,从而导致了串并转换恢复数据/时钟的摇摆问题。在探讨现象本质的基础上,结合FIFO的同步功能,提出了可以广泛适用的系统同步法以及一种适用于目前数据传输方案的简便同步方法,成功地实现了多通道并串/串并转换数据的串行同步传输。     

基于NINO芯片的TOT读出电子学系统的研究

介绍了CERN设计的一款基于过阈时间法(Time-Over-Threshold)的ASIC芯片——NINO,并列出了一些基于NINO芯片设计的测试板的测试结果,用于评估该芯片在BES III端盖TOF升级及在中子管位置灵敏探测器中的位置测量中应用的可能性。NINO芯片8通道高度集成,对实验电路板的设计和测试表明,其噪声抖动低(前沿噪声抖动约5.1 ps),可以满足TOT方法中高精度时间测量的要求。     

基于VXI总线的宽带测试仪终端控制系统研制

介绍了一种基于VXI总线的宽带网络测试仪终端控制系统的硬件和软件设计。该系统将带有读写控制的双口RAM作为邮箱．利用自定协议的“邮件”与嵌入式系统通信．交换控制信息和响应信息。其主要设计目标是提供用户与宽带测试仪之间高速友好的接口，该接口已全面实现。     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

基于SCA波形采样读出电子学的CSNS Back-n中子飞行时间测量

中国散裂中子源(CSNS)反角白光中子束线(Back-n)对中子核数据测量和核技术应用等多个领域均有重要意义。为监测其中子束斑轮廓、束流密度及束流能量,研制了由镀硼微网格气体(Micromegas)探测器构成的束流剖面监测装置,并通过测量中子的飞行时间(TOF)来获得能量信息。采用基于开关电容阵列(SCA)专用集成电路(ASIC)的波形采样电子学系统,实现了128路Micromegas探测器阳极条信号的低噪声放大、成形和波形数字化,在现场可编程逻辑门阵列(FPGA)芯片中实现了对信号过阈时间的实时测量,其量程为650 ns～10 ms,电子学时间分辨好于10 ns。在CSNS Back-n上开展实验,成功获得了中子束流剖面及10.65μs～10 ms范围的飞行时间谱,对应的中子能量范围约为0.16 eV～0.14 MeV。利用钽、钴等吸收体进行了中子共振吸收峰的检验,验证了读出电子学系统的功能及飞行时间测量的正确性。     

Development of COTS ADC SEE test system for the ATLAS LAr calorimeter upgrade

Commercial off-the-shelf(COTS) ADCs(analog-to-digital converters) that are radiation-tolerant, high speed,high density and low power will be used in upgrading the LAr(liquid argon) calorimeter front end(FE) trigger readout electronics. Total ionization dose(TID) and single event effect(SEE) of the COTS ADCs should be characterized. In our initial TID test, 17 COTS ADCs from different manufacturers with dynamic range and sampling rate meeting requirements of the FE electronics were checked, and the ADS5272 of Texas Instruments(TI) was the best performer of all. Another interesting feature of ADS5272 is its 6.5 clock cycles latency, which is the shortest of all the 17 candidates. Based on the TID performance, we designed an SEE evaluation system for ADS5272, which allows us to further assess its radiation tolerance. In this paper, we present a detailed design of ADS5272 SEE evaluation system and show the effectiveness of this system while evaluating ADS5272 SEE characteristics in multiple irradiation tests. According to TID and SEE test results, ADS5272 was chosen to be implemented in the full-size LAr Trigger Digitizer Board(LTDB) demonstrator, which will be installed on ATLAS calorimeter during the 2014 Long Shutdown 1(LS1).     

基于USB接口的多通道准高斯型脉冲信号发生器设计

设计了一种基于USB接口可编程的16通道准高斯型脉冲信号发生器。利用高速模拟开关电路产生模拟脉冲信号,DAC用于调节脉冲信号的幅度,RC网络以及运算放大器组成的成形电路决定脉冲信号的前后沿变时间,通过FPGA来编程控制模拟开关的通断和DAC的输出,利用USB接口实现PC机的通信和控制,最终输出16通道的准高斯信号。经测试,实现了预期的功能和要求,输出脉冲幅度大小可调,且各通道输出一致性很好,其积分非线性均小于0.7%,可用于大型粒子物理实验前端电子学的性能测试、校准检测等工作。