Radiation tolerance studies on the VA32 ASIC for DAMPE BGO calorimeter

The Dark Matter Particle Explorer （DAMPE） is being constructed as a scientific satellite to observe high en- ergy cosmic rays in space. As a crucial detector of DAMPE, the BGO calorimeter consists of 1848 PMT dynode signals which bring difficulties in front-end electronics on the space-limited and power-limited satellite platform. To overcome the challenge, a low-noise, low-power and high-integration ASIC chip, named VA32HDR14.2, is taken into account. In order to evaluate the radiation tolerance of the chip in space radiation environment, both single event effect （SEE） and total ionizing dose （TID） tests were performed. The SEE test result shows that the effective linear energy transfer （LET） threshold of single event latch-up （SEL） of the chip is around 23.0 MeV- cm2/mg, which is relatively sensitive, thus protection methods must be taken in the electronics design, The TID test result shows that the TID performance of the chip is higher than 25 Krad（Si）, which satisfies the design specification.     

纳米Al2O3与SiO2在陶瓷釉料中的应用

将纳米Al2O3与SiO2材料应用于陶瓷面釉釉料中,其烧结温度比普通陶瓷面釉釉料烧结温度降低了30℃;并且釉层质量得到明显改善。该面釉釉料良好的性能源于纳米材料较大的表面积及高的烧结活性。     

载银TiO_2纳米线的制备及其光吸收性能

以纳米TiO2(P25)粉体为原料,采用水热法合成了TiO2纳米线,通过葡萄糖还原Ag(NH3)2+,得到了表面载银(Ag)的TiO2纳米线。利用透射电镜(TEM)、X射线光电子能谱(XPS)和紫外-可见光谱(UV-Vis)对产物进行了表征。结果表明,Ag纳米粒子均匀分散在纳米线表面,并且该Ag/TiO2纳米线在可见光区域表现出较强的吸收性能。     

基于ARM的上海光源数字化束流位置探测器数据获取系统中FPGA设备驱动的设计

针对上海第三代同步辐射光源中束流位置测量的数据传输问题,设计了基于ARM处理器AT91RM9200的数据获取系统的硬件电路结构,并对Linux下的驱动开发进行了分析。通过内存映射机制实现了FPGA的设备驱动,并通过用户应用程序完成对FPGA设备的操作。     

基于LVDS技术的高密度信号同步传输在BESIII TOF触发子系统中的实现

在北京谱仪BESIII升级改造工程TOF触发子系统的设计中,提出了采用LVDS电平扇出触发处理结果的方案,以获得足够的驱动以及抗干扰能力.考虑到传输数据量非常大,为了节省空间以及提供传输效率,决定引入并串/串并转换传输技术并设计了相应的接收板对其进行深入研究.通过结合FPGA中FIFO的同步功能设计,成功实现了多通道LVDS并串/串并转换传输的同步接收,从而在一个9U VME背板总线后插数据传输模块上完成了全部TOF触发处理结果的高密度同步输出.同时也为复杂仪器系统中高速大量数据的实时同步传输和接收提供了一个可靠且高效的解决方案.     

基于VME总线的多通道定标器

介绍了一种基于VME总线、高精度的多通道定标器,可测量脉冲信号频率达到80MHz,对脉宽/占空比无特殊要求,计数误差小于10-7。可满足目前高能物理、核物理实验中对定标测量的需求。由于采用了现场可编程门阵列芯片(FPGA)和模块化的设计理念,定标器具有高集成度和通用性的特点。     

基于GTL技术的高速背板总线设计

介绍了一个高速背板总线的设计尝试。采用新型的GTL总线收发器、时钟相位调节和组合式匹配等技术措施,解决了总线设计的驱动、时序和信号完整性问题,实现了100Mbd/s的同步数据传输。     

64通道100Ps时间-数字变换模块的研制

兰州重离子加速器冷却储存环外靶实验终端的多丝漂移室通过测量带电粒子的漂移时间得到径迹信息.本文介绍的64通道高精度时间-数字变换模块,采用高密度的连接器和多通道的时间-数字变换芯片HPTDC,模块的数据通过PXI总线传输到计算机,时间精度可达100 ps.     

散裂中子源质子加速器束流相位和能量测试系统设计探讨

目前中国散裂中子源(China Spallation Neutron Source,简称CSNS)正在进行预研设计.其中的质子加速器是其重要的组成部分.此电子学系统负责取出质子加速器中DTL (Drift Tube Linac)内的束流信号,测试其相位和能量信息,进而反馈给系统以便对束流进行调制.由于处理的信号为经调制的高速脉冲信号(重复频率为352.2MHz,前沿几百ps),幅度较小且动态范围大(20mV～900mVpeak to peak),因此需要通过采用一定的技术来获取高频脉冲信号的相位信息.为验证其中相位测试的基本原理并评估其性能,我们在mtlab下进行了相关的仿真.     

BESIII TOF前端读出电子学模块测试控制及分析软件系统的设计

为配合BEPC II（Beijing Electron Positron Collider,即北京正负电子对撞机）的改造,目前北京谱仪（Beijing Spectrometer,简称BES）正在进行第三期升级改造工程,称为BESIII。改造后的BESIII将大幅度提高探测器性能。TOF（Time of Flight）,即飞行时间计数器,是BESIII的重要子系统,其负责时间和电荷测量的前端电子学读出模块（Front End Electronics Module,简称FEE）要求时间分辨率好于25ps,电荷分辨率好于10bit。为了对FEE模块的性能进行测试,保证工程进度和质量,一个完备的测试控制／分析系统的建立是十分必要的。文章将简要论述其中测试控制及分析软件的设计。