基于模糊背景加权的Mean Shift目标跟踪算法

针对Mean Shift跟踪算法在复杂背景下跟踪效果不佳的问题,该文提出了基于模糊背景加权的Mean Shift算法。引入基于差分的模糊隶属函数,利用目标模型和背景模型的差分,更加细化地表示各个像素对目标准确描述的贡献度,提高了目标描述的准确性。同时利用背景信息对原始的尺度增减法进行改进,更好地适应了目标尺度变化。实验验证该算法在一定程度上解决了尺寸增减法的小尺度游荡和跟踪滞后问题,提高了Mean Shift算法在复杂背景干扰下的鲁棒性。     

功率VDMOS器件抗SEB/SEGR技术研究进展

针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。     

普米族之神山祭

普米族渊源于古河湟地区,兰坪普米族是古西夏国灭亡后,随元军南征的遗民。普米族的历史古老而久远。普米族自称“普米英”,“普日米”或“培米”,都是“白人”的意思。普米族有语言无文字,语言属汉藏语系,他们以农业和放牧业为主要生产方式。普米族居住在滇西北高原,大部分生活在海拔两千米以上的山腰地带。兰坪是普米族主要的聚居地。普米族是一个自强不息、勤劳朴实、尊重自然、爱惜自然环境的民族。他们一直保留着许多古朴的生活习俗,形成了独具特色的民族文化,如“祭祀文化、婚丧文化、节庆文化、民族服     

一种超结高压肖特基势垒二极管

改善反向击穿电压和正向导通电阻之间的矛盾关系一直以来都是功率半导体器件的研究热点之一。介绍了一种超结肖特基势垒二极管(SJ-SBD),将p柱和n柱交替构成的超结结构引入肖特基势垒二极管中作为耐压层,在保证正向导通电阻足够低的同时提高了器件的反向耐压。在工艺上通过4次n型外延和4次选择性p型掺杂实现了超结结构。基于相同的外延层厚度和相同的外延层杂质浓度分别设计和实现了常规SBD和SJ-SBD,测试得到常规SBD的最高反向击穿电压为110 V,SJ-SBD的最高反向击穿电压为229 V。实验结果表明,以超结结构作为SBD的耐压层能保证正向压降等参数不变的同时有效提高击穿电压,且当n柱和p柱中的电荷量相等时SJ-SBD的反向击穿电压最高。     

磁控溅射硅基AIN薄膜的氮-氩气体流量比研究

反应磁控溅射制备AIN薄膜时,薄膜的质量与众多实验参数有关.靶基距、溅射功率、工作气体总压及N2气分压等实验参数影响薄膜质量的报道很多,因此,研究N2/Ar流量比对磁控溅射硅基AIN薄膜元素种类与含量的影响很有实用意义.实验表明,在其他参数一定的情况下,N2/Ar流量比对AIN薄膜元素种类与含量有很大影响.通过实验验证,选择N2/Ar流量比约为1.525可获得高质量的AIN薄膜(100取向).     

一种具有基极补偿技术的高速运算放大器

介绍了一种基于高速互补双极型工艺设计的宽带高速运算放大器。该运放输入级采用折叠式共射-共基结构能够增大输入级带宽,改进型威尔逊电流镜作为有源负载将差分输入信号转换为单端输出信号,并提高输入级差分增益;通过基极补偿技术补偿输入对管基极电流,降低输入偏置电流,提高运放精度。输出级采用双缓冲AB类输出级,能够消除交越失真,提高运放带负载能力,并为负载提供较大功率。Spectre仿真结果表明：在±15 V,25℃,1 kΩ负载电阻和10 pF负载电容条件下输入偏置电流为34.8 nA,静态电流≤8 mA,单位增益带宽365 MHz,压摆率428.1 V/μs, 0.01%精度建立时间为42.3 ns。     

宇航VDMOS器件单粒子辐射加固技术综述

宇航用功率VDMOS器件是航天器电源系统中实现功率转换的核心元器件之一。针对航天器对宇航用功率VDMOS器件的发展需求,在总结国内外宇航用功率VDMOS器件产品及技术发展现状的基础上,对比分析了宇航用功率VDMOS器件在技术水平、系列化程度、长期可靠性和系统应用等方面存在的主要差距。对我国宇航用功率VDMOS器件的主要任务进行了展望。     

一种DMOS漏极背面引出的BCD工艺

当前BCD工艺中所集成的功率器件的电极都是从芯片表面引出,这会增加芯片面积、引入更多寄生效应、增加高压互连的复杂度．为解决现有BCD工艺存在的缺陷,提出了一种集成有高压VDM OS器件,并将 VDM OS的漏极从芯片背面引出的BCD工艺．仿真得到VDM OS的阈值电压为2．5 V ,击穿电压为161 V ;N PN管和 PN P管的C-E耐压分别为47．32 V、32．73 V ,β分别为39．68、9．8;NMOS管和 PMOS管的阈值电压分别为0.65 V、-1．16V,D-S耐压分别为17．37V、14．72V．     

嵌套式斩波运放的分析与设计

针对传统的斩波运放具有大残余失调的特点,设计了一个嵌套式斩波运放。基于SMIC0.18μm工艺,通过Spectre仿真工具进行验证与仿真,运放的开环增益达到78.3dB,共模抑制比达到112dB。在斩波频率fchophigh=10kHz、fchoplow=500Hz的条件下,通过使用非匹配斩波开关,分别对单斩波和嵌套式斩波运放进行仿真。结果表明,嵌套式斩波技术能有效减小残余失调的影响。适用于带宽较低的微弱信号检测与处理电路,如传感器前端读出电路和音频信号放大电路等。     

一种低失调高压大电流集成运算放大器

基于结型场效应晶体管(JFET)和双极型晶体管(BJT)兼容工艺,设计了一种低失调高压大电流集成运算放大器。电路输入级采用p沟道JFET (p-JFET)差分对共源共栅结构;中间级以BJT作为放大管,采用复合有源负载结构;输出级采用复合npn达林顿管阵列,与常规推挽输出结构相比,在输出相同电流的情况下,节省了大量芯片面积。基于Cadence Spectre软件对该运算放大器电路进行了仿真分析和优化设计,在±35 V电源供电下,最小负载电阻为6Ω时的电压增益为95 dB,输入失调电压为0.224 5 mV,输入偏置电流为31.34 pA,输入失调电流为3.3 pA,单位增益带宽为9.6 MHz,具有输出9 A峰值大电流能力。