一种低电压高精度带隙基准电压设计

本文对传统的带隙基准源电路进行了详细的分析,并对近些年来一些新出现的技术进行总结,采用二阶曲率补偿技术,提出了一种能在较低电压下工作的高精度电压基准源.本设计基于CSMC0.35μm工艺仿真,结果表明电源电压为1.0 V时,电路达到稳定工作状态,在-25-125℃的温度范围内,输出电压为530 mV,平均温度系数为4....     

火塘文化

火塘文化@何明 @杨发顺     

嵌套式斩波运放的分析与设计

针对传统的斩波运放具有大残余失调的特点,设计了一个嵌套式斩波运放。基于SMIC0.18μm工艺,通过Spectre仿真工具进行验证与仿真,运放的开环增益达到78.3dB,共模抑制比达到112dB。在斩波频率fchophigh=10kHz、fchoplow=500Hz的条件下,通过使用非匹配斩波开关,分别对单斩波和嵌套式斩波运放进行仿真。结果表明,嵌套式斩波技术能有效减小残余失调的影响。适用于带宽较低的微弱信号检测与处理电路,如传感器前端读出电路和音频信号放大电路等。     

TSV可靠性综述

对硅通孔(Through Silicon Via,TSV)技术的可靠性进行了综述,主要分为三个方面:热应力,工艺和压阻效应。TSV热应力可靠性问题体现在不同材料之间的热膨胀系数差异较大,过大的热应力可能导致界面分层和裂纹;TSV工艺可靠性体现在侧壁的连续性以及填充铜的质量;有源区中载流子的迁移率会受到TSV热应力的影响。在TSV周围规定一个保持区域(Keep-Out Zone, KOZ)。KOZ设置为载流子迁移率不超过5%的区域。当载流子迁移率超过5%,可能会导致电路的时序被破坏,使集成电路失效。     

高压大功率芯片封装的散热研究与仿真分析

以工作电压为70V、输出电流为9A的高压大功率芯片TO-3封装结构为例，首先基于热分析软件Flo THERM建立三维封装模型，并对该封装模型的热特性进行了仿真分析。其次，针对不同基板材料、不同封装外壳材料等情况开展对比分析研究。最后研究封装体的温度随粘结层厚度、功率以及基板厚度的变化，得到一个散热较优的封装方案。仿真验证结果表明，基板材料和封装外壳的热导率越高，其散热效果越好，随着粘结层厚度以及芯片功率的增加，芯片的温度逐渐升高，随着基板厚度的增加，芯片温度降低，当基板材料为铜、封装外壳为BeO，粘结层为AuSn20时，散热效果最佳。