多层金属-n型4H-SiC的欧姆接触

研究了热退火条件下Au/Ti/Ni-4H-SiC欧姆接触形成机制.通过950 ℃下的快速热退火形成的最低欧姆接触电阻为2.765×10-6 Ω·cm2.SIMS分析表明退火过程中NiSi化合物的形成会带来SiC内部多余C原子的溢出,并在接触面上与Ti形成间隙化合物TiC.这一过程造成接触表面存在由大量C空位形成的缺陷层从而增强了表面间接隧穿.通过界面能带结构图直观地解释了欧姆接触在热退火条件下的形成机制.     

4H-SiC金属-半导体-金属结构紫外探测器的模拟与分析

用MEDICI软件对金属-半导体-金属(MSM)结构4H-SiC紫外(UV)探测器的I-V特性以及光谱响应等特性进行了模拟与分析,并探讨了金属电极的宽度、电极间距以及外延层厚度对探测器响应度的影响.结果表明,室温下该探测器的暗电流线性密度达到10-13A/μm,且在不同电压下光电流至少比暗电流大两个数量级;探测器的光谱响应范围为200~400 nm,在347 nm处响应度达到极大值;增大指宽或者减小指间距可以提高探测器的响应度;当波长小于峰值波长时外延层厚度对探测器的响应度基本没影响,而当波长大于峰值波长时随着外延层厚度的增大探测器的响应度有所增大.     

6H-SiC金属-半导体-金属结构紫外光探测器的模拟与优化

基于热电子发射理论,使用器件仿真软件ISE-TCAD建立了6H-SiC MSM紫外光探测器器件模型。对金属叉指宽度和间距均为3μm的器件进行了仿真,结果表明该结构探测器在10V偏压下暗电流已经达到15pA。器件的光电流比暗电流大2个数量级。通过仿真研究了不同结构对器件暗电流和光电流的影响并优化了器件结构。结果表明电极宽度为6μm电极,间距为3μm的器件达到最大光电流5.3nA。电极宽度为3μm,电极间距为6μm的器件具有最高的紫外可见比其比值为327。     

一种5位10 GHz SiGe BiCMOS比较器

SiGe BiCMOS提供了性能极其优异的异质结晶体管(HBT),其ft超过70 GHz,β>120,并具有高线性、低噪声等特点,非常适合高频领域的应用。基于SiGe BiCMOS工艺,提出了一种高性能全差分超高速比较器。该电路由宽带宽前置放大器和改进的主从式锁存器组成,采用3.3 V单电压源,比较时钟超过10 GHz,差模信号电压输入量程为0.8 V,输出差模电压0.4 V,输入失调电压约2.5 mV;工作时钟10 GHz时,用于闪烁式A/D转换器可以达到5位的精度。     

MOS晶体管的阈值电压不匹配特性

集成电路中器件的匹配性对于模拟电路和数字电路的设计有着很重要的影响,而现在重要的是还缺乏精确的器件匹配的模型。在模拟集成电路设计中,MOS管阈值电压的匹配特性对集成电路尤其是电流Ids的大小有着重要的影响。基于短沟道系列模型,MOS氧化层中的固定电荷和杂质原予服从泊松分布,分析了NMOS和PMOS器件不匹配的物理原因,并验证σVT/VT遵循与1/(?)成比例的结论。     

利用噪声抵消技术设计低噪声放大器

采用ADS软件设计并仿真了一种应用于WiMax2标准的低噪声放大器。该低噪声放大器基于TSMC 0.13μmCMOS工艺,工作带宽为2.3 GHz~2.7GHz。在电路设计中采用噪声抵消技术降低CMOS管的电流噪声。使用共栅极结构进行输入匹配,使用电容进行输出匹配。偏置电路采用电流镜原理。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在2.3 GHz~2.7GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于1.96dB,增益大于21.8dB,整个电路功耗为9mW。     

压电薄膜微传感器振动模态的仿真分析

以压电本构方程为基础，建立了压电薄膜微传感器机电耦合的有限元模型，采用有限元分析软件ANSYS7．0对压电薄膜微传感器进行了模态分析，同时分析了压电薄膜微传感器的结构尺寸对振动模态的影响，探讨了影响压电薄膜微传感器工作稳定性和响应速度的关键因素，结果表明为了提高压电薄膜微传感器的工作稳定性和响应速度，应该在符合工艺要求和保证其它特性的前提下，尽量减小微悬臂梁结构长度，增加多晶硅层厚度，限制PZT层厚度，而微悬臂梁宽度的影响较小。     

4H-SiC在Cl2+Ar混合气体中的ICP刻蚀工艺研究

采用C12＋Ar作为刻蚀气体进行了单晶4H-SiC材料的感应耦合等离子体（ICP）刻蚀工艺研究，分析了气体流量、气体混合比、反应室压力、1CP功率等工艺参数对刻蚀速率和刻蚀质量的影响．得到的最大蚀速率为194nm/min，表面均方根粗糙度为1．237nm，Cl／Si原子浓度比约为0．97％：99．3％。     

存储阵列中的串扰分析及脉冲产生电路设计

在SRAM存储阵列的设计中,经常会遇到相邻信号线与电路节点间耦合引起的串扰问题。针对这个问题给出位线“间隔译码”的组织结构,有效地降低了存储器读写时寄生RC所带来的串扰。同时,针对该“间隔译码”的存储阵列结构,设计了脉冲产生电路,该电路只需要利用行地址的变化来生成充电脉冲,不仅简化了电路的规模,而且减小了读写操作时存储阵列中单元之间的串扰,提高了可靠性。     

用于DDS系统相位累加器的加法器设计

直接数字频率合成器(DDS)具有频率转换时间短、分辨率高、输出相位连续等优点,是现代频率合成的重要技术之一。在分析了DDS基本原理的基础上,对DDS中的核心单元之一相位累加器进行了系统研究。分别利用镜像电路和超前进位全加器实现信号源累加器模块,进行模拟仿真并比较,结果表明镜像加法器在运算速度、版图布局上都优于超前进位加法器。