Design and optimization of linearly graded-doping junction termination extension for 3.3-kV-class IGBTs

A linearly graded-doping junction termination extension(LG-JTE) for 3.3-kV-class insulated gate bipolar transistors(IGBTs) was proposed and experimentally investigated.Unlike conventional multi-implantation utilizing more than one photolithography step,a single mask with injection window widths varied linearly away from the main junction to the edge was implemented in this proposed structure.Based on the simulation results,IGBTs with LG-JTE structures were successfully fabricated on the domestic process platform.The fabricated devices exhibited a 3.7 kV forward-blocking voltage,which is close to the theoretical value of an ideal parallel plane case. This is the first success in fabrication 3.3-kV-class IGBT in a domestic application.     

基于兴趣点特征匹配的印刷图像缺陷检测

提出了1种基于兴趣点特征匹配的印刷图像缺陷检测方法.首先利用SIFT特征检测器,获取图像中具有旋转和平移不变性的特征点,然后采用最近邻方法进行特征点匹配,最后使用最小二乘优化算法,计算2幅图像特征点对的变换矩阵来实现缺陷图像的检测.实验结果表明:该方法能够快速准确地提取出2幅图像间的对应特征点,大大降低了误匹配的概率,在图像发生较大平移和旋转的情况下,仍能准确地实现图像的对准及缺陷图像的检测.     

基于伪Zernike矩和Hough变换的脱机中文签名鉴别

利用伪Zernike矩和Hough变换提取了脱机中文签名图像的静态特征和动态特征,采用加权欧氏距离分类器完成签名鉴别。在690个真伪签名的较大规模样本库上进行测试,系统最高正确识别率为87.0%。利用签名图像不同特征能提供信息互补的特点,在决策层上进行了特征融合识别。系统在保持对伪样本拒绝率为71%的情况下,对真实签名的正确识别率仍可达80.4%。实验结果表明,多特征信息融合方法能较好地提高签名鉴别系统的识别性能。     

具有部分n埋层的高压SJ-LDMOS器件新结构

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.     

GaN单片功率集成电路研究进展

GaN高电子迁移率晶体管(HEMT)器件具有工作频率高、导通损耗小等优点,已经开始广泛应用在多种高频、高效功率转换器中,而拥有更高集成度的全GaN单片集成电路可进一步提高基于GaN HEMT器件功率变换器的性能.介绍了不同类型的全GaN集成工艺平台以及GaN功能子电路的研究进展,并对全GaN单片集成功率IC的研究现状进...     

保持边缘特征的含噪图像放大方法

针对含有噪声图像放大中如何有效地保持边缘细节和抑制噪声问题,提出了结合具有保持边缘信息的双边滤波和克服传统插值算法在方块效应和细节退化等方面缺点的边缘方向插值的含噪图像放大方法。实验结果表明该方法能够获得高清晰边缘的去噪放大图像。     

PSJ高压器件的优化设计

基于Semi-SJ(super junction)结构,提出了SJ的比例可以从0～1渐变的PSJ(partial super junction)高压器件的概念.通过对PSJ比导通电阻的分析,得到了PSJ高压器件比导通电阻优化设计的理论公式.计算了不同击穿电压的比导通电阻,并与二维器件模拟结果和实验结果相比较.讨论了BAL(bottom assist layer)部分穿通因素η、p型区深度归一化参数r、p型区深宽比A以及PSJ漂移区掺杂浓度是否统一对PSJ高压器件比导通电阻的影响.其理论结果和器件模拟结果相吻合,为设计与优化PSJ高压器件提供了理论依据.PSJ结构特别适于制造工艺水平不高、很难实现大的p型区深宽比的情况,为现有工艺实现高压低导通电阻器件提供了一种新的思路.     

基于导通延迟补偿的并联MOS栅控晶闸管均流方法研究

阴极短路MOS栅控晶闸管(Cathodic Short MOS-Controlled Thyristor,CS-MCT)在电容型脉冲功率系统中应用广泛,但面临电流极限的问题,尤其是在大电容高电压条件下,这就需要解决MCT器件并联均流的问题.进行理论和仿真分析栅驱动电阻对并联均流的影响,并采用导通延迟补偿法对器件均流进行...