HDLC协议RS-485总线控制器的FPGA实现

介绍了以HDLC协议控制为基础的RS-485总线通信控制器,采用VHDL语言在RTL级设计,并在单片FPGA上实现．该控制器具有两个独立的全双工通道,通过存储器管理单元共用片内4KB双口RAM,与CPU进行数据交换．内建中断管理模块,可以工作在查询模式或中断模式．CPU可通过内部ISA总线接口,对片内RAM地址、本站站址、收发数据长度、数据的波特率等编程控制．工作时钟为40MHz时,各通道波特率最高可达10MHz．实际应用表明,此控制器设计合理,工作可靠。     

新型波前阵列握手电路

提出两种新型的握手电路 ,用于完成波前阵列处理单元间的异步通信 .纠正了以往设计中的缺陷后 ,新的设计使系统工作更为稳定灵活 .这种新型的电路结构简单 ,效率高 .同其它的握手电路相比较 ,这些电路更适合FPGA来实现     

UART通信的FPGA实现设计

阐述了UART异步串行通信原理，介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块，介绍了用硬件描述语言Verilog来开发UART通信接口电路的FPGA实现。本设计使用Xilinx的FPGA器件，将UART的核心功能嵌入到FPGA内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。     

多模式CORDIC算法结构改进与实现

本文对计算反正余弦函数的CORDIC算法的迭代结构进行了改进,并在此基础上完成多模式CORDIC算法的实现.通过重新设定初始旋转向量避免了前两级迭代,通过修改向量旋转方向的判决条件对原算法的误差进行了校正,在增加了很少资源的情况下将正余弦运算和反正余弦运算统一到同样的迭代结构中并予以实现.实现结果表明改进后的算法反正余弦运算结果有更高的运算精度,在两种运算函数都需要的应用中能够有效减少的硬件资源占用.     

浸油绝缘纸击穿场强测量及其击穿机理探究

本文搭建浸油纸板击穿电压测试平台,对浸油绝缘纸板在不同温度、不同水含量下的击穿电压进行测量,并建立绝缘纸板-油/水复合结构微米级电场模型进行电场仿真,基于测量结果和仿真分析了浸油绝缘纸板击穿机理。     

覆冰工况下耐张塔失效预警技术研究

输电线路覆冰在我国经常发生,对输电线路的安全稳定运行构成极大的威胁。以某实际500 kV耐张塔为例,提出了基于线路绝缘子串拉力测量系统和有限元方法对覆冰工况下的耐张塔失效进行实时预警的方法。给出了绝缘子串倾角的理论计算方法,经与实测数据对比,验证了该方法的可靠性。分析了不同覆冰工况下杆塔的薄弱位置,给出了杆塔的应力应变分布及临界失效曲线。由该曲线可知,小号侧拉力一定,大号侧拉力过大或过小都可能由于不平衡张力过大导致杆塔失效。最后对杆塔进行了不均匀脱冰工况下的失效分析。本文方法有效结合了工程实际,对于小风速地区覆冰工况下的耐张塔失效预警研究有一定指导意义。     

雷尼镍对脂肪胺生产的影响

分析雷尼镍的性能及各项表观指标对脂肪胺生产的影响。     

高速接地开关抑制超、特高压输电线路潜供电流的研究

为提高单相重合的成功率,进行了在不设并联电抗器的超、特高压短线路中借高速接地开关的分流和疏导功能来抑制潜供电流的研究。单相开断和线路两侧高速接地开关的闭合,形成后者与故障电弧通道对避雷线的3点并联接地方式,潜供电流的静电感应分量将因分流而被抑制。由于全线架设避雷线,闪络后的接地电阻实际上等于所有杆塔包括两侧变电所地网在内的全部接地电阻的并联值,它因很小而不起限流作用。分析表明,弧道电阻的限流作用亦可不计,但可显著增强接地开关的分流功能;在弧道电阻为零的最不利情况下,3点分流亦可将静电感应电流抑至低于原来的1/3,而且两侧高速接地开关的接地与线路漏抗形成平衡的电桥通道,使从线路终端返回的3倍零序电流被从桥臂导通,通过检流计支路即故障点的电磁感应电流就被抑制。最后,列出了接地开关电流的计算公式,同时指出,不容许只在线路一侧设置接地开关,因为电磁感应电流将会显著增大而使熄弧成为不可能。     

基于DA算法的二维离散余弦逆变换的ASIC设计

　Aim　To present an ASIC design of DA-based 2-D IDCT. Methods In the design of 1-D IDCT is utilized a Chen-based fast IDCT algorithm, and multiplier accumulators based on distributed algorithm contributes in reducing the hardware amount and in enhancing the speed performance. Results and Conclusion VHDL simulation, synthesis and layout design of system are implemented. This 2-D IDCT ASIC design owns best timing performance when compared with other better designs internationally. Results of design prove to be excellent.     

一种改进的CMOS无稳态多谐振荡器

设计了一种新颖的CMOS无稳态多谐振荡器,克服了传统设计中时钟占空比依赖于工艺参数的缺陷.改进的设计不仅能产生占空比为50%的时钟信号,而且能有效地预防电路闩锁.所有的改进几乎不增加电路的动态功耗,因此新设计有广泛的工程应用前景.