全文获取类型
收费全文 | 64258篇 |
免费 | 7148篇 |
国内免费 | 4059篇 |
专业分类
电工技术 | 5204篇 |
技术理论 | 2篇 |
综合类 | 5858篇 |
化学工业 | 9427篇 |
金属工艺 | 3733篇 |
机械仪表 | 4377篇 |
建筑科学 | 5180篇 |
矿业工程 | 2003篇 |
能源动力 | 1667篇 |
轻工业 | 6389篇 |
水利工程 | 1691篇 |
石油天然气 | 2446篇 |
武器工业 | 782篇 |
无线电 | 7184篇 |
一般工业技术 | 6366篇 |
冶金工业 | 2441篇 |
原子能技术 | 965篇 |
自动化技术 | 9750篇 |
出版年
2024年 | 342篇 |
2023年 | 1183篇 |
2022年 | 2471篇 |
2021年 | 3256篇 |
2020年 | 2439篇 |
2019年 | 1830篇 |
2018年 | 2047篇 |
2017年 | 2288篇 |
2016年 | 1976篇 |
2015年 | 2970篇 |
2014年 | 3927篇 |
2013年 | 4527篇 |
2012年 | 5282篇 |
2011年 | 5399篇 |
2010年 | 5095篇 |
2009年 | 4654篇 |
2008年 | 4536篇 |
2007年 | 4365篇 |
2006年 | 3720篇 |
2005年 | 3008篇 |
2004年 | 2148篇 |
2003年 | 1524篇 |
2002年 | 1413篇 |
2001年 | 1130篇 |
2000年 | 1035篇 |
1999年 | 766篇 |
1998年 | 391篇 |
1997年 | 360篇 |
1996年 | 327篇 |
1995年 | 257篇 |
1994年 | 186篇 |
1993年 | 148篇 |
1992年 | 107篇 |
1991年 | 85篇 |
1990年 | 52篇 |
1989年 | 57篇 |
1988年 | 44篇 |
1987年 | 18篇 |
1986年 | 15篇 |
1985年 | 6篇 |
1984年 | 14篇 |
1983年 | 3篇 |
1982年 | 5篇 |
1981年 | 12篇 |
1980年 | 19篇 |
1979年 | 8篇 |
1977年 | 2篇 |
1976年 | 1篇 |
1959年 | 8篇 |
1951年 | 9篇 |
排序方式: 共有10000条查询结果,搜索用时 15 毫秒
71.
72.
本文讲述了利用组件式GIS技术,在密钥管理系统中进行GIS集成二次开发,实现设备地图技术,为密钥管理系统业务中的保密设备管理提供图形化、可视化支持,并给出了基于组件式GIS的密钥管理系统模型。 相似文献
73.
74.
目前的电路仿真软件通常是在电路中所有元件值都是给定的情况下得到一些数值结果,而非解析结果。该文利用Matlab的符号运算功能编程,通过节点列表法,实现了任意线性电路的自动解析求解,为电路分析提供了一个有效的辅助工具。 相似文献
75.
水库梯级(尤其是控制性水库梯级)的建设在西南水电开发中具有举足轻重的地位。但控制性水库梯级一般位于河流上游,为获得需要的调节库容,要求有较高的坝,从而增加筑坝的难度,水库淹没较大,相应的投资亦较大,故经济性相对于其它类型的电站较差。为促进控制性水库梯级的建设,有必要对控制性水库的建设模式进行研究,寻求其可能的投资分摊方式。本文在合理核算上游控制性水库梯级对其下游梯级受益电站补偿调节效益的基础上,对上游控制性水库梯级建设模式进行了研究,提出了控制性水库梯级几种可能的建设投资分摊模式。 相似文献
76.
77.
78.
79.
热镀锌工艺对Ti-IF钢光整热镀锌板组织和性能的影响 总被引:3,自引:1,他引:2
在连续热镀锌线上研究了RTH带钢温度和光整延伸率对Ti—IF钢光整热镀锌板组织和性能的影响。试验表明,当RTH带钢温度在830℃以下时,成品铁素体晶粒度为10.0级,织构类型以{332}、{114}为主,随着带钢温度的进一步提高,热镀锌板的晶粒逐渐粗化,织构成为典型的{111}织构,且取向密度增加,r值随之提高,但当带钢温度在900℃以上时,织构又趋于无规则分布,r值显著降低;光整延伸率对Ti—IF钢光整热镀锌板力学性能的影响很大,随着光整延伸率的提高,屈服强度明显提高,n值明显降低,延伸率降低,抗拉强度变化较小,且光整延伸率对性能的影响与成品铁素体晶粒尺寸有关,成品晶粒越粗,光整延伸率的影响越大。因此对于Ti—IF钢光整热镀锌板而言,n、r值是一对矛盾体,在制订热镀锌工艺时,需根据使用条件的不同,对其n、r值进行综合考虑。 相似文献
80.
A 320×240 CMOS image sensor is demonstrated,which is implemented by a standard 0.6 μm 2P2M CMOS process.For reducing the chip area,each 2×2-pixel block shares a sample/hold circuit,analog-to-digital converter and 1-b memory.The 2×2 pixel pitch has an area of 40 μm×40 μm and the fill factor is about 16%.While operating at a low frame rate,the sensor dissipates a very low power by power-management circuit making pixel-level comparators in an idle state.A digital correlated double sampling,which eliminates fixed pattern noise,improves SNR of the sensor, and multiple sampling operations make the sensor have a wide dynamic range. 相似文献