粗粒度可重构结构的性能估计方法

在设计初期,估计粗粒度可重构结构的性能,对粗粒度可重构结构设计具有指导意义.在考虑局部数据存储器结构以及局部数据存储器与可重构阵列的接口结构的情况下,建立了粗粒度可重构结构的参数模型,使用改进的螺旋形绑定策略将应用算法DFG(Data Flow Graph)中的算子绑定到可重构阵列的处理单元上,提出了一种粗粒度可重构结构的性能估计方法.应用实例表明,在设计初期,该方法能得到周期精确的估计结果,有效地指导粗粒度可重构结构的设计.     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

H.264 CABAC加速器的设计

H.264主要档次采用的CABAC熵编码技术在提高视频压缩比率的同时,严重增加了编/解码的计算复杂度,嵌入式系统由于其低成本低功耗的要求,需要专用硬件加速器来进行CABAC编/解码。设计了一个高性能H.264 CABAC硬件加速器,该加速器可配置为编码或解码模式,高效地实现CABAC编/解码操作。通过性能评估实验,在220 MHz时钟频率下,该加速器能够实现平均147 Mbps(1.5 cycle/bit)的编码速度和220 Mbps(1 cycle/bit)的解码速度。与软件实现相比,加速器获得50倍以上的性能提升。     

MARS：一个通用多层区域布线算法

提出一个VLSI多层区域详细布线算法,算法使用模拟进化技术进行拆线重布线,对单个线网则使用改进型多层迷宫算法进行布线。     

逻辑与物理相结合的MCM划分神经学习方法

本文提出一种性能驱动的MCM划分神经学习方法．新算法具有如下特点：（1）允许功能设计和布图设计同时进行，（2）划分时，不仅考虑了模块间的逻辑关系，还考虑了MCM的版图结构．（3）具有芯片间连线数目最少和时钟周期最短双重优化目标．（4）能使连线尽可能产生在相邻近的芯片之间．（5）网络的结构合理，学习速度快．     

一种改进的考虑划痕的关键面积计算模型和方法

关键面积计算对于集成电路成品率的准确预测有着重要的意义。为了得到精确的结果,关键面积计算需要根据缺陷形状的不同选择适当的缺陷模型。针对化学机械研磨引入的划痕,提出了一种线性缺陷模型来计算其关键面积。在此基础上进一步考虑了线端效应的影响,对考虑划痕的关键面积计算模型提出了改进。实验结果表明改进后模型的计算结果更为准确。     

一种中心值精确可调的高性能带隙基准电压源

不同的集成电路制造工艺,对平衡温度时的带隙基准电压值有影响.为此,本文提出了通过改变带隙基准电压输出级电路结构的方法,实现了在基准电路内部可精确调整基准电压中心值,以满足在不同工艺条件下电路系统对基准电压中心值的精度要求.本芯片根据CSMC公司0.50μm CMOS混合信号工艺模型设计并进行流片.测试结果表明,本文提出的方法能调整基准电压中心值.利用这种方法,可以实现带隙基准电压中心值宽范围的可调,使基准电压的输出完全符合系统所需.     

我国半导体产业现状及对新一轮发展的思考

一、我国半导体产业现状 (一)概况 中国的集成电路产业自1997年华虹NEC成立以来,在晶圆尺寸上,从20世纪90年代初的4英寸-5英寸水平基础上,已经大步跨入8英寸,甚至12英寸时代;在经济规模上持续攀升,令全球业界关注和刮目相看.     

硬件描述语言VHDL指称语义的研究

VHDL是一种广泛使用的硬件描述语言，但长期以来缺乏严格的形式语义，文章介绍并分析了若干具有代表性的VHDL指称语义的研究工具，在此基础上，简要介绍了作者提出的基于时段逻辑的VHDL语义的框架时对VHDL指称语义的看法。     

低压差电压调整器中热保护电路的设计

针对常见电压调整器芯片由于热保护电路高温端性能的限制,导致调整器在较高工作温度下输出电压稳定性变坏的缺点,提出一种可用于低压差电压调整器的高性能热保护电路的设计。通过改进热保护电路的电路结构及版图设计,在保证热保护电路的关断精度达到±0.5℃的同时,改善了电压调整器高温段的输出电压稳定性。用Spectre对电路进行仿真的结果表明,采用该热保护电路的电压调整器在0℃～150℃范围内的输出电压精度保持在0.5%之内,输出电压的温漂达17.5ppm/℃。此外,设计的热保护电路结构简单,占用芯片面积小,可在双极型或BCD(BipolarCMOSDMOS)工艺下实现,应用于多种电源管理芯片设计中。