基于Mesh结构的电源/地布线网优化设计

提出了一种优化Mesh结构电源／地布线网的快速算法，使电源／地线网在可靠性约束条件下，通过调整线段的长度和宽度，布线面积达到最小，其基本思想是将约束条件下的非线性规划问题转化线性规划问题，得到所需的线段长度和宽度。     

开放式电信网管系统的研究

主要探讨了开放式网管系统遵循ＴＭＮ标准的必要性和应满足的条件;介绍了ＴＭＮ的体系结构、信息模型、接口等标准。总结了基于ＴＭＮ标准的网管系统的优点。     

基于神经网络的重构指令预取机制及其可扩展架构

针对动态可重构处理器的配置信息加载延时,提出了一种基于神经网络的可扩展的重构指令预取机制.增加感受器的历史指令信息,并结合感受器权重构建新型的感受器模型,通过权重与历史指令信息的协同训练学习重构指令调用规律.在处理器运行过程中,提前完成对后续重构指令的预测及配置信息的预取,隐藏指令重构成本.进一步提出了本方法的可扩展实现框架,神经网络的学习结果作为重构指令的关联信息,被移至内存并分布式存储.在重构指令预取时,完成对神经网络学习信息的加载.实验结果表明,该方法对重构指令的预测准确率达91%,综合性能平均提升40%.     

高效率双通路片上电荷泵的研究与设计

针对现代系统芯片中处理器核等数字模块和模拟模块对于不同电平电源供电的需要,提出一种基于复用技术的新型双通路电荷泵实现方案.该电荷泵能同时提供具有驱动能力的升压和降压模式电压输出,且可实现可变增益组合,以便根据检测到的输入电压自动调整增益组合以提高工作效率.开关阵列和电容的复用降低了芯片和应用电路的成本.文章给出了电荷泵的拓扑结构和用于量化分析的大信号解析公式和小信号模型.电路在TSMC的0.35μm混合信号CMOS工艺下设计完成.仿真验证和流片测试的结果表明所提出的设计目标均已实现,所获结果与解析公式的计算高度一致,证明了模型以及分析方法的正确性.     

一种高效率绿色模式开关电源控制器的研究

提出了一种高效率绿色模式降压型开关电源控制器芯片的设计,特点是采用PWM/Burst多模式控制策略提高全负载条件下的电源转换效率.由于降低了低负载和待机条件下的电源功耗,可减小由电池供电的现代便携式设备的静态功耗,延长设备的待机时间和电池的寿命.芯片还实现了模式转换过程中的平滑过渡以及过冲电压的抑制.此外,还引入一种高精度、高效率的片上电流榆测技术,进一步降低了功耗.该芯片在1.5μm BcD(bipolar-cMOS-DMOS)工艺下设计和制造,测试结果表明芯片已达到预期的性能要求.     

VLSI总体布线算法研究与实现

总体布线是布图设计中一个极为重要的设计环节。本文提出了基于可分离最小生成树(SMST)的优化L形直角斯坦(Steiner)树(L_RST)和优化Z_RST的算法。该算法实现上绕开计算重合度问题，以新的角度计算代价。利用基于tile的结构，实现了伪管脚(pseudo pin)的分配，适用于现代多层布线需求。最后文章研究了同时考虑串扰和时延的综合性能驱动的总体布线算法改进。     

高调光比发光二极管驱动控制器的设计与实现

This paper presents a high dimming ratio light emitting diode （LED） drive controller chip with digital mode dimming （DMD）. The chip is composed of a boost power converter and a dimming control block. A novel constant on time （COT） control strategy is proposed for boost converter to achieve high dimming ratio. In addition, a fast enough load transient response of the converter power stage ensures its high dimming ratio. The COT control circuit operates mainly based on two current-capacitor timers and a finite state machine （FSM）. The LED drive controller chip is designed and fabricated in 1.5μm bipolar CMOS-DMOS （BCD） process with a die area of 1.31 x 1.43 mm^2. Experimental results show that the proposed LED drive system works well. And, as expected, the minimum LED dimming on time of 1.0μs and the corresponding dimming ratio of 1000 ： 1 at 1 kHz dimming frequency are successfully achieved.     

高速多级时钟网布线

提出了一种新的加载缓冲器的时钟布线算法 .该算法根据时钟汇点的分布情况 ,在时钟布线之前对缓冲器进行预先布局 ,并将时钟树的拓扑生成及实体嵌入和层次式的缓冲器布局方法有机结合起来 ,使布线情况充分反映缓冲器对时钟网结构的影响 .实验证明 ,与将缓冲器插入和布局作为后处理步骤相比 ,缓冲器预先插入和布局在很大程度上避免了布线的盲目性 ,并能更加有效地实现各时钟子树的延迟和负载的平衡 .     

基于神经网络模型的优化布图技术综述

本文对可用于集成电路布图的神经网络模型和神经优化计算方法作了概括和总结,比较了它们的优缺点及其在IC布图中的应用前景;分析了神经网络在集成电路布图中的应用现状和存在的问题;提出了各类优化计算神经网络模型求解集成电路布图问题的一些网络映射方法和应用方法;提出了基于神经网络的布图算法在串行机上模拟的几种速度提高方法。     

一种新型的用于高速串行接口电路的单片锁相环电路设计

本文提出了一种新型的适用于USB2.0高速模式480MHz时钟产生的单片锁相环(PLL)电路.该PLL电路由一个鉴频鉴相器电路、一个电荷泵、一个低通滤波器、一个压控振荡器和分频器组成.论文着重对由环型差分对组成的压控振荡器电路进行了优化.电路的设计基于TSMC的0.25(m CMOS混合信号模型,电路的前后仿真结果表明该电路不仅能产生频率为480MHz的时钟信号,并且抖动(jitter)只有2ps rms,锁定时间(lock time)是1.8(s,完全满足USB2.0接口芯片对PLL的要求.