一种改进的测试芯片的设计方法

集成电路制造技术的不断进步,给缺陷定位带来巨大的挑战。传统的测试芯片和现有的可寻址的方法都无法满足当前缺陷快速准确定位的要求。本文提出了一种改进的可寻址测试芯片的设计方法:每个测试结构采用四端法连接以及单一的NMOS晶体管作为开关电路,以保证电性测量结果精确、电路设计的简洁以及面积利用率的进一步优化;并利用开关电路增加少量测试引脚,以方便物理缺陷定位的进行。该方法在110nm的CMOS工艺中得到应用。经过实际生产验证,实现了金属层断路等缺陷的定位,有效发现了该工艺中失效缺陷的成因,从而帮助实际的成品率实现快速提升。     

基于VHDL语言的数字电路测试码自动生成

本文提出了一种新的基于VHDL语言的组合数字电路测试码自动生成方法。在VHDL语言描述组合数字电路的基础上,建一VHDL语言的编译器,并输入为描述被测电路的VHDL语言,输出结果为描述被测电路功能的一系列逻辑表达式。针对这些逻辑表达式,本文详细地介绍了一种能直接产生电路测试码的算法。     

基于混沌的高速真随机数发生器的设计与实现

选取分段线性的混沌表达式来设计真随机数发生器,具体分析了表达式中参数对迭代产生的序列的影响,并给出了最佳的参数选择范围.真随机数发生器由模拟电路实现,整个电路由八级结构相同的子电路和一级抗饱和电路构成.每级子电路都由运算电路和采样/保持电路两部分组成,同时,分析了它们的工作过程和仿真结果.介绍了如何在开关电容电路中消除电荷注入对电路的影响.所设计的真随机数发生器芯片采用TSMC的0.25μm,mixed signal的工艺进行流片,芯片面积为2.34mm2,并完成了对芯片的测试工作.     

一种高效率绿色模式开关电源控制器的研究

提出了一种高效率绿色模式降压型开关电源控制器芯片的设计,特点是采用PWM/Burst多模式控制策略提高全负载条件下的电源转换效率. 由于降低了低负载和待机条件下的电源功耗,可减小由电池供电的现代便携式设备的静态功耗,延长设备的待机时间和电池的寿命. 芯片还实现了模式转换过程中的平滑过渡以及过冲电压的抑制. 此外,还引入一种高精度、高效率的片上电流检测技术,进一步降低了功耗. 该芯片在1.5μm BCD (bipolar-CMOS-DMOS）工艺下设计和制造,测试结果表明芯片已达到预期的性能要求.     

应用于并行直流转换电源的均流控制芯片设计

为实现并行直流转换电源系统中转换器电流的均衡分布,降低转换器承受的电、热应力,提高系统可靠性,给出一种采用自动主从控制策略的均流方案,并给出了方案实现的关键部件--均流控制芯片的设计.设计中采用电流反馈环路对输出电压进行调整,降低了PCB板级寄生效应对调整信号的影响;并提出一种启动控制电路用以改善系统的启动时序,加速了启动阶段的电流均衡过程.芯片采用1.5μm BCD(Bipolar-CMOS-DMOS)工艺设计实现,面积为3.6mm2.应用该芯片构成了一个由两个直流转换器组成,具有12V/3A输出能力的并行电源系统.测试结果表明,该并行电源系统满负载时均流误差小于1%.     

一种低静态电流、高稳定性的LDO线性稳压器

该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4A。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达到了高稳定性的设计要求。芯片设计基于CSMC公司的0.5m CMOS混合信号模型,并通过了流片验证。测试结果表明,该稳压器的线性调整和负载调整的典型值分别为2mV和14mV;输出的最大电流为300mA;其输出压差在150mA输出电流,3.3V输出电压下为170mV;输出噪声在频率从22Hz到80kHz间为150VRMS。     

利用改善的静态隐含策略加速等价性验证

随着近年来高效SAT(Satisfiability)求解算法提出，SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述，丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理，来加快验证过程。本文算法在原有静态隐含技术的基础上，引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。     

一种基于遗传算法的VDSM IC电源网格动态IR-drop分析新方法

提出了一种用于超深亚微米集成电路电源网格IR-drop验证的新方法.该方法以遗传算法为基础,与已有的分析方法相比,该方法兼具静态IR-drop分析法和动态IR-drop分析法的优点,适用于包含大型组合模块的超大规模集成电路,可主动寻找电路中最大IR-drop.通过对ISCAS85电路实现的验证,发现了静态分析法不能发现的芯片边缘IR-drop问题.实验结果验证了该方法的正确性与有效性.     

基于等价性形式验证的逻辑综合引擎设计研究

本文描述了一个基于等价性验证的逻辑综合引擎，它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性，所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率，本文还提出并实现了一系列保持电路相似性的方法。最后，本文以SYNOPSYS的等价性验证工具FORMALITY作为比较，试验结果表明本系统是有效的。     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.