高精度片上电阻在高速发射器电路中的应用

本论文提出了一种新颖的高精度片上电阻的设计方法。该片上电阻器由三个 NMOS 管组成。通过控制各MOS 管的栅电压和宽长比可得到线形度较好的高精度电阻器。用 Cadence 公司的 SPECTRE 软件及 TSMC 公司的0.25μm CMOS 混合信号工艺库进行了电路仿真,结果表明有源电阻器能满足 USB2.0 规范对发射器电路输出阻抗45±10%?的要求。     

基于数据流图的专用指令生成方法

提出了一种基于数据流图(DFG)的专用指令生成方法.以目标应用的高级语言参考代码为起点,通过编译器前端转化为三地址中间格式,得到有向数据流图.使用提出的基于处理器体系架构约束的静态搜索算法对得到的数据流图进行搜索,得到满足约束的操作组合.结合典型测试序列的动态运行数据对搜索结果进行进一步的筛选,确定对于目标应用性能起关键作用的操作组合,以此作为专用加速指令.该方法实现了数据流图提取的自动化,并结合了静态数据流图搜索与动态结果筛选.通过在视频压缩专用处理器设计中的应用,证明此方法可以快速高效地进行专用指令的自动生成.     

基于双树复数小波的结构相似度测量法

以人类视觉系统更符合提取图像结构信息为前提的结构相似度评价模型,因其高效特性受到广泛重视,但与传统图像质量评价方法一样,其性能易受比较图像几何变化的影响.为了有效地评价各类图像质量,提出了一种双树复数小波与结构相似性测量相结合的全参考客观评价方法.基于双树复数小波的平移不变性、方向选择性和低冗余特性,首先对图像进行双树复数小波变换,并在复数域计算结构相似度,然后经平均获得客观质量评价分,改善了对几何失真图像的评价性能,且实现简单、计算量小.在LIVE图库上的实验结果表明,提出的模型对亮度、对比度以及几何变化具备更强的稳定性.     

基于测试向量相容的编码压缩方法

为进一步提高测试数据压缩率,提出一种新的编码压缩方法(FDR-BC).根据测试集中向量间相同位置绝大部分相容的情况,把相容位个数最多的向量划分为一组并合并为一个向量,不相容的位赋值1.用FDR-BC对合并后的向量编码.对分组内向量的个数、不相容位的个数以及不相容位上的值进行编码得到组头编码.解码器结构由输入控制部分和解码部分组成,输入控制部分将编码存储,解码时可以重复利用.解码部分解码的同时移入编码,很大程度上缩短了测试时间.针对ISCAS-89基准电路测试向量集的实验结果表明,用FDR-BC方法进行压缩,相比FDR方法压缩,压缩率平均提升了19.95%.     

一种高精度动态CMOS比较器的设计与研制

比较器的设计对于A／D、D／A转换器的精度至关重要。为满足14位高分辨率A／D转换器的需要，设计了一种高精度动态CMOS比较器，采用二级差分比较和一级动态正反馈latch结构实现了高比较精度。预增益和Latch级的应用降低了功耗。设计中充分考虑了工艺离散性和使用环境温度与电源变化的影响，保证了成品率和电路在变化工作环境下性能指标的实现。仿真结果表明，设计的高速动态比较器LSB（Least Significant Bit）为±0．15mV，输入动态范围为VSS-VDD（VSS为地电压，VDD为电源电压），相应于14位比较精度。功耗6．28mW，工作频率3．6MHz。电路用0．6μm双层金属、双层多晶硅CMOS工艺实现。     

基于反向遍历组合单元BDD的延时参数激励波形自动生成算法

本文研究了深亚微米工艺条件下单元特征参数提取和建模的激励生成，提出了一种基于反向遍历组合单元BDD的延时参数激励波形生成算法。该算法通过分析组合单元延时参数激励波形的特征和单元BDD的特征，推导了组合单元延时激励波形的生成定理，给出了基于该定理的组合单元延时激励波形生成算法。算法能快速完备地生成延时参数的激励波形，避免了复杂的布尔函数运算，提高了激励波形的生成效率。     

通用多层区域布线算法

文中提出了一种多用途的ＶＬＳＩ多层区域详细布线算法，该算法使用模拟进化技术进行拆线重布线，对单一网使用改进型多层迷宫算法进行布线。实验结果证明，运算法能得到较好的布线。     

高调光比发光二极管驱动控制器的设计与实现

This paper presents a high dimming ratio light emitting diode （LED） drive controller chip with digital mode dimming （DMD）. The chip is composed of a boost power converter and a dimming control block. A novel constant on time （COT） control strategy is proposed for boost converter to achieve high dimming ratio. In addition, a fast enough load transient response of the converter power stage ensures its high dimming ratio. The COT control circuit operates mainly based on two current-capacitor timers and a finite state machine （FSM）. The LED drive controller chip is designed and fabricated in 1.5μm bipolar CMOS-DMOS （BCD） process with a die area of 1.31 x 1.43 mm^2. Experimental results show that the proposed LED drive system works well. And, as expected, the minimum LED dimming on time of 1.0μs and the corresponding dimming ratio of 1000 ： 1 at 1 kHz dimming frequency are successfully achieved.     

一种面向无线音频应用的片上系统平台

提出并实现了一种面向无线音频的高性能、低功耗Calliope SoC架构平台.该平台通过多媒体DSP指令扩展的CK510E处理器、前向纠错编解码ASIC IP和双协议(I2S和S/PDIF)数字音频接口IP,兼容多种音频编解码标准和数字音频传输标准,并可有效提高无线传输信道的容错性.基于Calliope SoC架构平台,给出了音频编解码算法的优化实现方法.实验证明:使用RS(32,24)的FEC使无线数字音频传输系统的丢包率在移动情况下由7.21%降到4.87%,有效提高了系统的准确稳定性.Calliope SoC平台可分别在40 MHz、80 MHz和70 MHz系统工作频率下实现SBC、MP2和FLAC三种不同音频实时编/解码运算.     

一种智能化电源管理集成电路的研究

给出一种用于荧光灯电子镇流器的智能化电源管理集成电路的设计.其独特的电路结构设计使该电
路芯片可在低电源电压下工作，从而可利用12 V 低压BiCMOS工艺实现。该电路工作时只需外接少量元件
，针对预热式荧光灯3个工作阶段的特性设计的智能化控制策略，可控制实现荧光灯在预热、启动及发光
各阶段的正常工作和状态异常保护，包括过压保护和容性保护，保证了电子镇流器在电源电压异常、灯管
缺损等情况下的安全有效工作，并能在新灯管安装后自动启动点燃。电路的计算机仿真结果与设计要求相
符，智能控制部分已通过现场可编程门阵列(FPGA)验证，功能正常.