一种快速浮点加法器的设计与优化方法

本文提出了一种快速单精度浮点加法器的设计方法，重点介绍了该浮点加法器所采用的各种优化技术，如双数据通道划分、3级流水线结构、PN编码、简化的四舍五入模式及并行前缀加法器等，使得该浮点加法器的频率能够达到300MHz，能在高性能浮点DSP中得到很好的应用。     

TCP/IP协议处理器的多连接管理设计与实现

介绍了一种基于TCP/IP协议的可支持数千条连接的网络处理器,主要对TCP协议处理模块的多连接管理和切换做了重点的阐述.TCP协议是面向连接的协议,以往多连接的实现是将每一个连接作为操作系统的一个进程,由操作系统的进程管理程序统一进行调度.当需要将多连接用硬件来实现时,连接的切换就需要仿照操作系统的进程调度机制来进行.提出的多连接管理和切换的机制已经用Verilog HDL描述,并在Xilinx的Vertex4开发版上得到验证,结果证明此多连接管理和切换机制可以很好地支持数千条连接的同时运行,并在新型网络处理器中得到应用.     

TCP段乱序重排的硬件设计与实现

介绍了一种基于FPGA设计的网络协议处理器中TCP段乱序重排硬件结构的设计与实现.乱序处理过程完全基于描述符,避免了数据payload的拷贝.该结构的独特设计降低了处理的时间复杂度,且具有很好的灵活性和扩展性,性能也能完全满足高速网络发展的要求.文中详细介绍了乱序重排部件的数据结构及其工作原理,并对比其它硬件设计进行分析.     

基于相位相关算法的实时图像匹配系统

相位相关算法是一种应用很广泛的图像匹配方法,它与极坐标变换相结合而得到旋转不变相位相关算法,两者可以对目标进行判准并精确检测出平移量和旋转量.但由于算法的计算量大,基于通用平台实现时实时性差,该文通过对其算法的分析仿真及优化,提出并实现了由DSP和FPGA组成的系统平台解决方案,计算量很大的快速傅立叶变换用FPGA来完成.结果证明此方案具有实时性好、性能高、通用性强等优点,它可广泛应用与工业控制、医疗卫生等各个领域的图像测量和目标定位系统中.     

一种SOC原型机的建立与IP模块验证

SOC（System On Chip）将原来分立器件实现的CPUs、DSPs和存储器等模块整合在一个单芯片内,这种设计方法使得外围的IP模块的复用变得非常重要.而复用的IP模块必须嵌入到SOC中进行系统验证后才能使用,系统功能验证通常使用原型机的验证方法.该文论述了汉芯SOC的FPGA原型机验证环境的实现方法,以及如何使用串口建立起PC机与原型机的通讯.原型机验证中的一个普遍问题是ASIC设计代码不能直接映射到FPGA,否则会造成FPGA实现的硬件效率低,甚至时序不能满足从而导致验证失败,该文以门控时钟为例,对这种代码的转换提出一种可行的方法,并对转换前后的性能做了对比.最后,以一个常用的IP模块为例,对复用IP模块的系统原型机实时验证进行技术研究与探讨.     

嵌入式通用处理器的MP3解码软件优化方法

提出了一套嵌入式软件的优化流程,包括算法优化、实现优化和平台优化三个阶段.基于此流程,具体介绍了在通用处理器ARM平台上实现MP3解码器软件优化的方法.通过软、硬件仿真验证,最终优化结果:实时解压缩率128kbps、采样率44.1kHz的立体声mp3码流要求运算速度26.2M IPS,存储空间70k字节.     

新型嵌入式实时数字影像系统设计和实现

嵌入式数字影像系统广泛地应用于数码相机、数码摄像机、照相手机等消费电子产品中,而采用CMOS Sensor的嵌入式系统目前主要使用于摄像头、拍照手机、低档数码相机等低分辨率、非实时、专用系统中。该文提供了一种可使用2百万像素以上CMOS Sensor与ARM—Core的嵌入式实时数字影像系统设计与实现,这个设计可以应用于中、高档数码相机、数码摄像机和Smart phone等产品,也可以替代现有采用CCD Srnsor的产品,并具有图像质量好、低功耗、低成本、高软件通用性、电路设计简单等优点。     

基于多级顺序排除算法(MSEA)的改进

块匹配运动估计是视频编码国际标准中广泛采用的关键技术.许多快速块匹配法通过限制搜索点数来减少运算量,但与全搜索算法相比极易出现匹配误差.该文介绍了一种应用新的判别条件的多级顺序排除算法（MSEA）,并在此基础上提出一种新的算法,该算法引入了尺度化的部分失真消除（PDE）技术,用于尺度化累积部分误差和当前最小误差.实验证明,相对于一脉相承的同为穷举搜索算法的全搜索算法（FS）、顺序排除算法（SEA）、多级顺序排除算法（MSEA）等,该算法大幅度提高了搜索效率.与多级顺序排除算法相比,平均每宏块节省了大约75%的运算次数.该算法在保证图像质量的前提下,使视频编码的速度大大提高.     

基于Microblaze多核系统的设计及在FPGA上的实现

文中设计的多核系统是基于Microblaze软核,通过平台FFGA设计技术实现的.核问互联采用OPB总线,每个核都有IP模块来记录编号,实现的硬件锁完成了多核的启动和多核的同步.最后将操作系统Mutek移植到该系统上,完成线程调度和任务分配.实验证明,该系统能很好地支持多核多线程,有效提高了并行处理能力.     

DSP指令集仿真器的设计与实现

指令集仿真器是进行芯片设计评估,系统软件设计开发以及计算机软硬件协同设计的不可或缺的工具.在DSP的硬件设计和后期算法开发中,指令集仿真器也同样是起着至关重要的作用.该文参考当前在指令集仿真领域比较先进的JIT-CCS和IS-CS仿真技术,吸取了各自的一些优点,提出了仿真策略,设计并实现了基于DSP3000的指令集仿真器HJS.为了兼顾仿真速度与精度的要求,HJS实现了指令精度和时钟周期精度两种级别的仿真.同时,在指令Cache和流水线的仿真上都做到了既尽可能与实际硬件相符,同时也兼顾执行效率.为评估DSP硬件设计、DSP算法的实现提供了很好的软件模拟平台.