高电源电压抑制、低功耗片上低压差线性稳压器的研究与设计

为了能更适合于片上集成,在提供稳定电压的同时降低输入电压的噪声,设计了一种新型片上CMOS低压差线性稳压器(LDO),其显著特点是静态电流很小,在3.3V供电电压下,只有10μA的静态电流,功耗很小,适合于片上低功耗集成使用.同时,对LDO的电源电压抑制(PSR)进行了改进,提出了一种有效地使PSR提高的方法,使PSR低频下达到了大约-45dB,最差的情况也能达到-20dB左右,对输入电源的纹波噪声有比较好的抑制作用,更加适合于对噪声敏感的电路集成.     

系统芯片总线分析模块的设计

提出了增加系统芯片观测性的一种新颖实现方法，即增加一个总线分析模块以实现对芯片的系统级监控。该总线分析模块由采样、存储、调试以及上位机接口单元组成。用户通过上位机软件可以方便地设置指令的采样点，选择自己需要的总线采样信号，对采样结果进行查询等。总线分析模块通过存储单元实现了对多次采样结果的存储。     

一种新的自适应负载均衡的QoS多径路由机制

针对MANET中AODV,DSR等典型按需路由协议未考虑负载均衡导致网络拥塞和性能急剧下降的严重不足,提出了新的路由机制-ALBQM(Adaptive Load Balance QOS Multipath).ALBQM主要包括:(1)QoS可用带宽的负载感知模型,减少网络冲突和拥塞;(2)采用最大不相关多径并行通信,自适应分配数据流量,提高数据递交率.基于OPNET网络仿真平台对ALBOM应用于DSR进行性能验证,与DSR及其多径路由SMR相比,在重负载网络中有更好的性能表现-在不增加额外控制开销的条件下提升数据递交率,减少端到端平均延迟及路由错误总数.     

RTC模块中分频器Verilog

文中研究在RTC模块中分频器设计的Verilog HDL实现.先对设计中出现的毛刺、可测试性问题作分析,然后对上述问题分别给出恰当的解决方法,最后利用综合工具得到的面积数据证明了采用技术的可行性和合理性.     

无线自组网AODV路由协议的实现

简要描述了无线自组网中的研究热点之一AODV路由协议的算法,然后设计了一种兼容传统TCP/IP、支持广播和单播两种数据通信服务的实现体系.详细介绍了实现的具体细节,经测试和评估表明,该实现体系能够高效地创建和维护路由.     

动态自适应DDS实时中间件的研究与实现

从动态服务发现和容错两个角度对现有DCPS DDS中间件进行了改进。将目前的发布/订阅模型的信息集中存储结构修改为分布式P2P分布式结构,并利用Chord协议实现主题信息的发布和匹配查询,从而实现了自适应能力。在传统心跳检测模型的基础上,提出了加速推拉模型,以提高失效节点的检测效率。最后通过对实现的中间件进行测试,验证了其在相对动态变化不很频繁的情况下,具有实时、容错、自适应的特点。     

基于FPGA的三角形光栅化模块

针对如何使用硬件实现三角形光栅化,提高三角形光栅化速度,提出一种集裁减与填充于一体的三角形光栅化算法。在算法中扫描与采样算法相互独立,可以根据不同应用替换相应的采样算法。使用基于Xilinx Virtex 2P XC2VP30的FPGA平台的硬件方法实现了该算法。实验结果表明,在FPGA板上实际运行时,约2500ns,就可以光栅化一个边长为5像素的等边三角形。     

一种I2C总线在ASIC内的控制方法

提出了一种单一I2C Master同时控制ASIC内部模块或外部I2C设备的新颖方法,可用于SOC设计过程中集成IP。     

用于SoC的SA ADC中的DAC结构

本文讨论了使用移位寄存器控制的SAADC（逐次逼近型模数转换器）中DAC（数模转换器）的不同结构及其特性，并根据SoC（片上系统芯片，System-on-Chip）的要求在五个方面对其性能进行比较，提出适用于SoC设计的DAC结构及其性能改进方法。     

一种优化可配置的AES密码算法硬件实现

AES加密算法是下一代的常规加密算法，其将被广泛应用在政府部门和商业领域。本文首先介绍了AES加密算法．然后分析了其硬件实现的要点和难点，最后在Xilinx的FPGA VirtexII XC2V3000-4上对AES密码算法进行了实现和验证。本方案采用一种优化的非流水线加密解密数据路径；同时提出了一种新的可配置的动态密钥调度结构，使得该设计支持128、192和256比特的密钥；而且该设计可以配置AES的四种工作模式。实验的结果表明该设计比其它的设计具有更高的性能。