高性能全搜索可变块运动估计的VLSI设计

给出了一种用于H.264全搜索可变块匹配算法的运动估计电路的改进结构,并完成了VLSI设计的仿真验证.在传统脉动阵列,全流水线设计的基础上,通过引入片内Cache,增加输入端口,大大减少传统方式下对延迟寄存器的依赖,进一步降低了功耗.仿真实验以CIF图像(352×288)为例进行结构验证,证明设计能实时处理H.264格式标准下的视频序列.     

可配置处理器环境下的异构多核结构的设计与实现

提出了一种针对特定多线程应用程序的异构多核结构设计方案.此方案通过进行指令集扩展,可以方便的构建异构多核结构,而且还兼有同构多核结构的特点.还给出了该结构在Tensilica平台上的实现方案,并且将运行Motion-JPEG程序得到的数据与同构结构下的数据相比较,验证了该设计方案的正确性以及高效性.     

系统级动态二进制翻译中的代码Cache索引

针对系统级二进制翻译中多地址空间共存的情况,提出2种使用虚拟地址和物理地址对代码Cache进行索引的方法。物理地址索引方法有助于各个进程共享已被翻译的代码Cache。测试结果表明,在多进程环境下,物理地址索引的性能高于虚拟地址索引。     

系统级动态二进制翻译器的中断处理策略

中断处理策略是影响系统级动态二进制翻译系统性能的主要因素之一。该文通过分析中断的被动处理策略对系统性能的影响,提出在目标代码执行阶段主动处理中断的策略,并加以实现。实验结果表明,中断的主动处理策略优于被动处理策略。     

NAND Flash存储控制器的软硬件划分设计

介绍了现代数码产品中NAND Flash Memory控制器的基本控制和4种软硬件划分不同的控制器设计。作者用Verilog HDL语言分别实现了这4种不同的控制器的，并进行了硬件面积、DSP占用率和接口灵活性的量化比较，指出了各种方案适用的范围。通过对一个SOC项目的需要分析，设定了基准函数，从而选出了合适的软硬件划分方案。     

CMMB接收机的比特解交织实现

为了满足CMMB高数据吞吐率和低开销的要求,详细介绍了一种低开销,无时延的比特解交织器,相比传统的解交织器该方法可以节省大量的存储单元.在TSMC 90ns标准CMOS工艺下其面积为1.307mm2.     

基于SPI协议的MMC卡读写机制的实现

多媒体卡 (MMC)是在多媒体领域被应用很广的外部存储介质 ,可是大多数微处理器 (MCU)并没有专门的多媒体卡控制器。串行外设接口 (SPI)协议是被广泛支持的总线协议 ,仅需四根线就可以完全解决读写的问题。多媒体卡的串行外设模式给了不具有多媒体卡控制器而需要读写多媒体卡的微处理器另一种选择 ,它通过串行外设接口总线与多媒体卡相连 ,并支持多媒体卡模式下的大多是指令。该文介绍了串行外设接口协议的原理和多媒体卡的串行外设接口协议模式的特殊性 ,最后通过DPS5 685 8平台实现。虽然在速度上比用多媒体卡控制器实现略慢 ,可是已经完全能够满足大多数的应用场合。     

基于ARM Linux的Gameboy模拟器移植和优化研究

MX1体系结构采用ARM920T内核,针对它构建嵌入式Linux平台,把Gameboy模拟器（以下统一称为Gnuboy）移植过去;对Gnuboy的源代码进行修改,在宿主平台上交叉编译,编译好的可执行文件烧入测试板上运行,这是移植的过程;Gnuboy在嵌入式环境下面临速度慢的问题,可以对原先的一些C函数用ARM汇编改写来加快速度,这里用到基于图着色技术的寄存器分配算法的一种简化方法,用这种方法对Gnuboy源代码中的几个函数进行了优化处理,优化效果可用相应的工具软件进行测试;这些移植和优化研究工作,目的是为了把Gnuboy应用到基于ARM Linux的嵌入式产品中,同时对研究该平台下一般的虚拟机技术应用也有相应的价值.     

嵌入式处理器中的Sector Cache:性能与面积的折衷

Sector Cache曾经被用于一些最早使用Cache技术的计算机系统中．虽然Sector Cache的性能略差于普通Cache，但同样Cache容量下Sector结构所需的标记位明显少于普通结构．由于嵌入式处理器对芯片面积的要求非常严格，Sector Cache的优点在嵌入式处理器中就更为明显．本文用基于仿真的方法详细分析了Sector结构的Cache在嵌入式应用环境下的性能．仿真结果表明，合理使用Sector结构可以以较小的性能代价有效地减少标记位数量．因此，采用Sector Cache就可以在满足性能要求的前提下尽可能减小Cache控制器的面积．本文认为Sector Cache是嵌入式处理器设计者进行性能／面积折衷有效手段．     

大规模SoC设计中的高效FPGA验证技术的研究与实现

一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。