全文获取类型
收费全文 | 171篇 |
免费 | 79篇 |
国内免费 | 8篇 |
专业分类
电工技术 | 19篇 |
综合类 | 7篇 |
机械仪表 | 2篇 |
武器工业 | 4篇 |
无线电 | 182篇 |
一般工业技术 | 8篇 |
自动化技术 | 36篇 |
出版年
2024年 | 8篇 |
2023年 | 6篇 |
2022年 | 3篇 |
2021年 | 11篇 |
2020年 | 3篇 |
2019年 | 4篇 |
2018年 | 8篇 |
2017年 | 6篇 |
2016年 | 14篇 |
2015年 | 25篇 |
2014年 | 39篇 |
2013年 | 6篇 |
2012年 | 12篇 |
2011年 | 8篇 |
2010年 | 16篇 |
2009年 | 19篇 |
2008年 | 13篇 |
2007年 | 16篇 |
2006年 | 13篇 |
2005年 | 10篇 |
2004年 | 4篇 |
2002年 | 3篇 |
2001年 | 2篇 |
2000年 | 4篇 |
1999年 | 3篇 |
1997年 | 1篇 |
1994年 | 1篇 |
排序方式: 共有258条查询结果,搜索用时 0 毫秒
61.
基于OKI 0.5 μm BCD工艺,设计了一种带曲率补偿的低温漂带隙基准源。采用Brokaw带隙基准核心结构,引入一个高阶效应的电流,对基准进行补偿。结合基准核心电路产生的无温度系数电压,利用简单的电路实现基准电流源的产生。仿真结果表明,在4.5 V供电电压下,-40 ℃~150 ℃温度范围内,基准电压的波动范围为1.1755~1.17625 V,温漂为3.9 ×10-6/℃,基准电流为3.635 μA,输出基准电流波动仅为2.2 nA,精度较高,低频时电路电源抑制比为-76 dB。 相似文献
62.
提出了在屏蔽栅沟槽型MOSFET(SGT)的沟槽侧壁氧化层中形成浮动电极的结构,通过改善电场分布,优化了特征导通电阻与特征栅漏电容。在传统SGT结构的基础上,仅通过增大外延层掺杂浓度,改变浮动电极的长度和位置以及氧化层厚度,最终得到击穿电压为141.1 V、特征导通电阻为55 mΩ·mm2、特征栅漏电容为4.72 pF·mm-2的浮动电极结构。与相同结构参数的SGT结构相比,在击穿电压不变的条件下,浮动电极结构的特征导通电阻降低了9.3%,Baliga优值提升了13%,特征栅漏电容降低了28.4%。 相似文献
63.
64.
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor, IGBT)器件的最重要参数之一是击穿电压(Breakdown Voltage, BV),影响IGBT器件BV的因素包括:平面工艺PN结扩散终端、界面电荷、杂质在Si、SiO2中具有不同分凝系数等。其中影响IGBT器件耐压能力的重要因素是芯片终端结构的设计,终端区耗尽层边界的曲率半径制约了BV的提升,为了能够减少曲率效应和增大BV,可以采取边缘终端技术。通过Sentaurus TCAD计算机仿真软件,采取横向变掺杂(Variable Lateral Doping, VLD)技术,设计了一款650 V IGBT功率器件终端,在VLD区域利用掩膜技术刻蚀掉一定的硅,形成浅凹陷结构。仿真结果表明,这一结构实现了897 V的耐压,终端长度为256μm,与同等耐压水平的场限环终端结构相比,终端长度减小了19.42%,且最大表面电场强度为1.73×105 V/cm,小于硅的临界击穿电场强度(2.5×105 V/cm);能在极大降低芯片面积的同... 相似文献
65.
设计了一种采用增强型AB跟随器作为缓冲器的快速响应LDO.利用跟随器的动态电流提高能力,显著地改善了误差放大器对功率MOS管寄生大电容的驱动;同时,由负反馈引起的阻抗降低效应将功率管的寄生电容极点推到了更高的频率,提高了环路的相位裕度.采用TSMC0.35-μm CMOS工艺进行仿真,当负载电流在0.1μs内从1 mA跳变到50 mA以及从50 mA跳变到1 mA时,相对于同等条件下的源跟随器LDO,输出峰值分别减少4 mV和46 mV,且稳定时间只需要0.2 μs和0.5 μs. 相似文献
66.
67.
68.
基于分层多子群的混沌粒子群优化算法 总被引:2,自引:0,他引:2
在分层多子群结构模型的基础上,提出一种混沌粒子群优化算法(HCPSO).该算法对非线性递减的惯性权重进行混沌变异,并采用了混沌搜索方法.在更新全局历史最优位置每一维分量时,选取不同的若干个体作为学习对象,并计算它们的平均位置.混沌搜索区域半径可根据粒子个体最优位置与上述平均位置间的距离自适应地调整.通过对几种典型函数的测试结果表明,该算法具有较好的全局搜索和局部搜索能力,可有效避免早熟收敛问题. 相似文献
69.
垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Effect Transistor,VDMOS)终端设计中,场限环结构被广泛应用,但随着器件耐压的增加,场限环终端在效率、占用面积方面的劣势也越发明显。结合横向变掺杂的原理,在成熟的场限环工艺基础上,只更改深阱杂质注入窗口大小与距离,设计了一种800 V VDMOS终端结构,击穿电压仿真值达到938.5 V,为平行平面结击穿电压的93.29%,有效终端长度仅为137.4 μm。 相似文献
70.
现有的大部分峰值检测VLSI都是基于基-2的树结构,性能较低,还会消耗大量的芯片资源。针对此不足,提出一种高性能多重峰值检测VLSI。该峰值检测VLSI可在大量数据中找到N个峰值,并输出峰值的坐标。采用了控制电路同构化和数据通道“Push-Pull”机制,达到简化控制电路、压缩数据通路逻辑延迟的目的。基于TSMC 90 nm CMOS工艺,对电路进行了性能评估。结果表明,在不同极值个数下,该VLSI最高频率可达1 GHz,最大面积仅为42 205 μm2。 相似文献