基于流水线结构的DDS多功能信号发生器设计

在应用FPGA进行DDS系统设计过程中,选择芯片的运行速度优化和资源利用优化常常是相互矛盾的,从发展趋势和运算要求看,系统速度指标的意义比面积指标更趋重要。基于此,介绍了一种流水线结构来优化传统的相位累加器,在QuartusⅡ开发环境下搭建系统模型、仿真及下载,并采用嵌入式逻辑分析仪分析和验证了实验结果。该系统可以完成多位频率控制字的累加,能够产生正弦波、方波和三角波,具有良好的实时性。     

基于FPGA的通用型自动配料控制系统的设计

介绍了基于FPGA的通用型自动配料控制系统的设计和工程实现过程;设计采用了可编程逻辑器件FPGA,并基于超高速硬件描述语言VHDL在Xilinx公司的SpartanⅡ系列的XC2S100ePQ208-6芯片上编程实现;该系统由控制器、存储器、分频器、计数器、串口通讯、微型打印机及显示译码器组成;该设计可以完成人为设定参数,由控制系统调用运行,并可完成手动及自动配料,并在自动配料后对各个数据进行统计,产生相应的各种报表.     

用VHDL设计离心机控制系统

阐述离心机控制系统的工作原理，介绍用VHDL技术设计单片数字系统的方法，给出部分设计程序和仿真波形图。     

优化电子信息类课程体系培养大学生创新能力的研究与实践

如何培养适应现代科技发展的创新型人才,是高等教育所面临的重要研究课题.本文结合近年来的教学改革实践,介绍了我院在优化课程体系、更新教学内容、改革实验教学、强化创新能力培养等方面所做的工作.实践证明,培养创新型人才是一项系统工程,只有跟踪现代科技发展,通过课堂教学,实验教学,专业设计和课外科研活动等各教学环节的综合改革和培养,才能取得良好的效果.     

基于自适应比例积分控制的全数字锁相环

针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题,提出了一种新型带宽自适应全数字锁相环。该系统采用比例积分控制与自适应控制相结合的复合控制方式,其中自适应控制器可根据锁相过程的鉴频鉴相信息,自动调整数字滤波器的控制参数,实现对环路的实时控制。采用理论分析与硬件电路设计相结合的方法进行了系统设计,并用FPGA予以实现。系统仿真与硬件电路测试结果证实了设计方案的正确性。该锁相环的自由振荡频率可随输入信号频率的变化而改变,具有电路结构简单、锁相范围广、锁定速度快和稳态误差小等特点。     

双向DC-DC变换电路设计

本文介绍的双向DC-DC变换电路采用非隔离Buck-Boost电路作为主电路,运用同步整流技术,以STM32F103ZET6单片机为控制核心,利用软件补偿网络、数字校准技术以及PID控制算法使得系统控制精度高.电池充放电模式效率高且可自动切换.整个系统结构简明,人机界面友好,运行稳定可靠.     

一种基于可变相位累加器的全数字锁相环

提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计,利用ModelSim软件对所设计的电路进行了系统仿真实验,并进行了硬件实验验证。实验结果表明,含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围,提高锁相频率,降低系统总功耗,并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输,故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中,可广泛应用于通信、电子测量和自动控制等领域。     

基于FPGA的全数字锁相环路的设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想,并用可编程逻辑器件FPGA予以实现。     

一种可编程全数字锁相环的设计与实现

针对传统的全数字锁相环电路参数不可调、锁相速度慢及锁相范围窄的缺点,提出了一种可编程全数字锁相环。采用电子设计自动化技术完成了该系统设计,并对所设计的电路进行了计算机仿真与分析,最后,采用FPGA予以硬件电路的实现;系统仿真与硬件实验证明,该锁相环中数字滤波器和数控振荡器的参数可以自主设定,改变数字滤波器的参数可加快锁相速度,改变数控振荡器的参数可扩大锁相范围;该锁相环具有锁相速度快、锁相范围宽、电路结构简单、参数设计灵活和易于集成等优点,可适用于许多不同用途的领域。     

用VHDL设计有限状态机的方法

以离心机定时顺序控制器的设计为例，阐述了用VHDL设计有限状态机的方法，讨论了如何消除状态机输出信号的“毛刺”。