一种宽频可编程频率合成器的设计实现

设计了一种宽频率工作范围、可编程的频率合成器.引入自偏置的DLL结构及启动电路扩展系统频率范围,消除误锁定,在保证DLL系统稳定性及不改变系统锁定状态的基础上,实现倍频器倍频因子的随意转换.同时使用两位寄存器配置初始电压,保证系统的快速锁定.该频率合成器用0.13μm 1.8VCMOS工艺实现,工作频率范围为14～700MHz,可供选倍频数为1,2,4,8.在输入时钟为50MHz、倍频数为8、输出时钟频率为400MHz的工作频率下,系统功耗为28.44mW,周期抖动约为9.8ps.     

Novel SEU hardened PD SOI SRAM cell

A novel SEU hardened 10T PD SOI SRAM cell is proposed.By dividing each pull-up and pull-down transistor in the cross-coupled inverters into two cascaded transistors,this cell suppresses the parasitic BJT and source-drain penetration charge collection effect in PD SOI transistor which causes the SEU in PD SOI SRAM. Mixed-mode simulation shows that this novel cell completely solves the SEU,where the ion affects the single transistor.Through analysis of the upset mechanism of this novel cell,SEU performance is roughly equal to the multiple-cell upset performance of a normal 6T SOI SRAM and it is thought that the SEU performance is 17 times greater than traditional 6T SRAM in 45nm PD SOI technology node based on the tested data of the references.To achieve this,the new cell adds four transistors and has a 43.4%area overhead and performance penalty.     

高置信度SpaceWire总线误码率测试方法研究与分析北大核心CSCD

从影响SpaceWire总线传输误码率的因素出发,分析了传输介质、器件、系统干扰、通道串扰及单粒子瞬态等因素对SpaceWire总线传输误码率的影响机理.针对航天型号系统中SpaceWire总线误码率测试无高置信度、统一的测试方法,通过引入SpaceWire总线误码率置信度概念,提出了一种SpaceWire总线器件误码率测试方法,可以实现高置信度的误码率测试,对于SpaceWire总线在航天型号中的应用具有重要的指导意义.     

一种应用于SOC电源的内嵌式软启动电路设计

针对SOC系统对电源的上电及稳定性的特殊要求,本文提出了一种全新的片内软启动电路。采用7位DAC控制精密电流源下拉内部基准电压, 实现软启动无缝切换。不仅有效抑制了启动过冲及带载能力问题,提高了输出精度。同时减少了芯片引脚数目以节省PCB板面积。设计电路在一款基于0.35 μm CMOS工艺的电源芯片中进行了验证,测试结果表明,在工作频率为400 kHz,DC-DC输出电压为2.5V,LDO输出电压为1.8V的条件下,系统在使能250μs后成功实现了软启动,并且启动完成后的稳定性也非常好。     

130 nm NMOS器件的单粒子辐射电荷共享效应

研究了同一p阱内两个130nm NMOS器件在受到重离子辐射后产生的电荷共享效应。使用TCAD仿真构造并校准了130nm NMOS管。研究了在有无p+保护环结构及不同器件间距下,处于截止态的NMOS晶体管之间的电荷共享,给出了电荷共享效应与SET脉冲电流产生的机理。同时分析了NMOS晶体管中的寄生双极管效应对反偏漏体结电荷收集的加剧作用。仿真结果表明,p+保护环可以有效地减小NMOS器件间的电荷共享,加速SET脉冲电流的泄放,证实了p+保护环对器件抗单粒子辐射的有效性,从而给出了该方法在抗单粒子辐射器件版图设计中的可行性。     

一种带电平转换功能的双电源电压输出电路

出于性能、功耗和兼容性的考虑,芯片的核心电路与I/O电路一般采用不同的电源电压.文中设计了一种新型2.5V/5V双电源电压输出电路,此电路带有新型电平转换电路,能够将摆幅为0～2.5V的内部信号转换为摆幅为0～5V的输出信号.同时,文中所设计的输出电路只使用2.5V耐压的薄栅氧MOS器件,虽然在5V电压下工作,却没有栅氧过压问题.     

基于斜坡电荷泵控制的高速低抖动锁相环

本文提出了一种新型高速低抖动锁相环架构。通过实时监测鉴频鉴相器的输出产生线性斜坡电荷泵电流,实现了自适应带宽控制。主要通过在传统锁相环的基础上,巧妙地设计了一个快速启动电路和一个斜坡电荷泵电路。首先,使能快速启动电路实现对环路滤波器的快速预充电;然后当鉴频鉴相器输出的充电电流脉宽超过设定的最小值时,斜坡电流控制电路将线性增加电荷泵电流,从而实现了快速响应和低相位噪声。同时,通过零温度系数电荷泵电流的设计,保证了高速低抖动指标的温度稳定性。所设计的新型锁相环架构已在一款基于0.35 μm的DSP处理芯片中得到验证。测试结果显示所设计斜坡电荷泵锁相环在宽温度范围内使得锁定时间提高了60%,且峰峰值抖动仅有0.3%的良好特性。     

功率GaAs MESFET小信号等效电路模型的参数求解

采用非本征元件的本征元件参数函数的自变量的方法,求解金属肖特基势垒场效应晶体管小信号等效电路模型,并采用相对误差来构建目标函数,以场应应晶体管在零偏置状态的非本征元件值作为初值,通过优化求得的了热场效应晶体管状态的本征元件值,该方法具有收剑快,精度高和效率高的优点,便于移植到微波器件计算机辅助设计和模拟软件中。     

基于PD SOI的GCNMOS电源箝位保护电路

随着绝缘体上硅(SOI)技术的快速进展,SOI集成电路的静电放电(ESD)保护已成为一个主要的可靠性问题.研究了基于PD SOI工艺的栅耦合N型金属氧化物半导体管(GCNMOS)电源箝位保护电路,以形成全芯片ESD保护网络.利用HSPICE仿真的方法,可以准确地确定R值和C值,以确定合理的触发电压.根据PD SOI工艺特点设计了基于不同体偏置类型、不同源漏注入类型和不同栅宽的NMOS管的各种GCNMOS电源箝位保护电路,并进行了MPW流片及TLP测试分析,得到源漏深注、体悬浮的H型栅NMOS组成的GCN MOS电源箝位保护电路的抗ESD能力最好,单位宽度(1μm)抗HBM ESD能力可达9.25 V.     

深亚微米部分耗尽型SOI MOSFET的建模及特征提取方法

基于BSIMSOI模型研究了深亚微米级部分耗尽型绝缘体上硅金属氧化物半导体场效应晶体管(PD SOI MOSFET)器件的自加热效应、体接触效应及浮体效应,并提出了PD SOI MOSFET的建模方法及相应的模型参数提取方法。根据上述方法对西安微电子技术研究所0.35μm工艺条件下的PD SOI器件进行了建模和验证,结果显示所建立的模型与测试数据吻合,表明本文所提方法的准确性及有效性。