Fourier描绘子在模式识别中的应用与性能分析

本文介绍了目前最常用的Ｆｏｕｒｉｅｒ描绘子，重点研究了数字图象提取轮廓时产生的量化误差和边界点不等距等因素对于Ｆｏｕｒｉｅｒ描绘子系数的影响，对Ｆｏｕｒｉｅｒ描绘子的几种规一化方法的特点和各自的适用范围也进行了比较，最后对Ｆｏｕｒｉｅｒ描绘子识别三维空间中任意姿态的飞机在二维平面上的投影进行了实验。     

基于C40陈列图象处理系统结构的研究

本文给出了一基于Ｃ４０ ＤＳＰ的新颖陈列图象处理系统。该陈列采用了全局互连网络和局部互连网络，构成了一分布式存贮器体系和共享存贮器体系相结合的存贮器体系结构。理论研究表明，陈列处理器的性能有明显的改善。陈列处理器的最大峰值指标可达：８００ＭＦＬＯＰＳ、４．４ＢＯＰＳ和２２．４Ｇｂｉｔｓ／ｓ。     

交互式有线电视同轴电缆分配网上行信道非线性失真分析

本文指出在交互式有线电视同轴电缆分配网上行信道中由于放大器的存在会引起非线性失真，讨论用放大器可测指标来表征的放大器非线性失真模型。导出ＱＰＳＫ调制下非线性失真产物引起的信噪比恶化公式，并对具体放大器例子进行了计算分析。     

高速Viterbi处理器的并行算法和结构

Viterbi算法是一非线性反馈环过程,其中的加法-比较-选择递归运算对高速实现是一瓶颈,本文提出采用流水处理方式来达到高速Viterbi处理器的实现,用先行计算方法和递归倍增算法,不但可打破Viterbi算法的反馈瓶颈,而且使实现复杂度得以降低,对M步先行计算,只需log_2M级流水级. 本文进而研究了高速Viterbi处理器的Systolic阵列结构,适于、VLSI实现.     

嵌入式模拟器中的JTAG应用

为了减少扫描链中扫描时间和关键路径时延，提出了一种嵌入式模拟器.在JTAG接口协议的基础上，增加指令和扫描链，同时通过测试访问端（TAP）控制把串行输入转换成并行输出，并行访问数字信号处理器的寄存器文件和片上存储器单元，实现嵌入式模拟器.实验结果表明,该模拟器可以实时仿真和调试16位数字信号处理器，并实现单步、断点和跟踪等调试功能.该模拟器减少了扫描时间和扫描链对关键路径的影响，加快了芯片的测试速度和开发进程.     

微处理器功能验证程序生成

根据指令集构造的指令功能、语法格式和语义要求,建立了微处理器指令类型集合和指令操作数集合;以此为基础,为每个指令类型集合构建一个指令生成模型.根据指令生成模型、验证计划等创建微处理器功能验证程序模板,并结合微处理器流水线状态控制部件的有限状态机的基本状态转移路径,提出一种指令序列的功能验证方法.根据程序模板实现功能验证程序伪随机生成.实验结果表明：采用该方法可以高效生成功能覆盖率高、仿真时间短的RISC3200功能验证程序.